[发明专利]多层布线板的制造方法

说明书

提供一种多层布线板的制造方法，其包括如下工序：交替形成布线层及绝缘层，从而制作多层层叠体的工序；在多层层叠体的一个面夹着可溶性粘合层层叠增强片的工序，其中，在增强片与多层层叠体相对的相对区域内存在未形成可溶性粘合层的非占有区域；使能够将可溶性粘合层溶解的液体浸入非占有区域，使可溶性粘合层溶解或软化的工序；及在可溶性粘合层的位置将增强片从多层层叠体剥离，从而得到多层布线板的工序。根据该方法，能够不使局部大幅弯曲地增强多层布线层，由此能够提高多层布线层的连接可靠性和多层布线层表面的平坦性(共面性)。另外，也能够将施加至多层层叠体的应力最小化并且以极短的时间进行发挥了作用的增强片的剥离。

技术领域

本发明涉及多层布线板的制造方法。

背景技术

近年来，为了提高印刷电路板的安装密度、进行小型化，开始广泛进行印刷电路板的多层化。这样的多层印刷电路板在大多便携式电子设备中出于轻量化、小型化的目的而被利用。而且，对该多层印刷电路板要求层间绝缘层的厚度的进一步减小、及作为布线板的进一步的轻量化。

作为满足这种要求的技术，采用了使用无芯积层法的多层印刷电路板的制造方法。无芯积层法是指：在所谓芯(芯材)上通过被称为积层法的方法交替层叠(积层)绝缘层和布线层而进行多层化后，去除芯(芯材)，仅通过积层层形成布线板的方法。对于无芯积层法，为了能够容易地进行支撑体与多层印刷电路板的剥离，提出了使用带载体的铜箔的方案。例如，专利文献1(日本特开2005-101137号公报)中公开了如下半导体元件安装用封装基板的制造方法，其包括：在带载体的铜箔的载体面贴附绝缘树脂层而制成支撑体，通过光致抗蚀层加工、图案电解镀铜、抗蚀层去除等工序在带载体的铜箔的极薄铜层侧形成第一布线导体，然后形成积层布线层，剥离带载体的支撑基板，从而去除极薄铜层。

尤其是随着电子器件的进一步的小型化及省电化，对半导体芯片及印刷电路板的高集成化及薄型化的要求增高。作为满足所述要求的新一代封装技术，近年来研究了采用FO-WLP(扇出型晶圆级封装，Fan-Out Wafer Level Packaging)、PLP(面板级封装，PanelLevel Packaging)。而且，在FO-WLP、FO-PLP中还研究了采用无芯积层法。作为这样的方法之一，有如下被称为RDL-First(Redistribution Layer-First)法的方法：在无芯支撑体表面形成布线层及根据需要的积层布线层，进而根据需要剥离支撑体后进行芯片的安装。

例如，专利文献2(日本特开2015-35551号公报)中公开了如下的半导体装置的制造方法，其包括：在由玻璃或硅晶圆形成的支撑体的主面上形成金属剥离层、在其上形成绝缘树脂层、在其上形成包含积层层的再布线层(Redistribution Layer)、在其上安装半导体集成电路并进行封装、基于支撑体的去除而露出剥离层、基于剥离层的去除而露出2次安装焊盘、以及在2次安装焊盘的表面上形成焊锡凸块、以及2次安装。专利文献3(日本特开2008-251702号公报)中公开了如下的半导体装置的制造方法，其包括：在无芯支撑体上形成作为第1电极焊盘的埋入布线层、在其上形成作为第2电极焊盘的埋入布线层、无芯支撑体的剥离、及其后从埋入布线层的背面安装芯片。专利文献4(日本特开2015-170767号公报)中公开了如下的电路基板的制造方法，其包括：在无芯支撑体上形成剥离层、在其上形成埋入布线层及积层层、在积层层的表面上安装布线基板、载体的剥离、及半导体芯片的安装。该剥离层包含由于紫外线的照射而生成气体的组合物，由此可以容易并且简单地进行支撑基板的剥离及剥离层的去除而不对布线层带来损伤。

另外，专利文献5(日本特开2015-76477号公报)中公开了如下的电子装置的制造方法，其包括：在支撑体上形成第1剥离层、形成覆盖第1剥离层的第2剥离层、在第2剥离层上形成含布线的树脂层、树脂层向基板的连接、基于第1剥离层及第2剥离层的去除的支撑体的剥离、电子部件向树脂层上的连接，公开了第1剥离层由碱可溶的无机绝缘材料形成，第2剥离层由碱不溶的无机材料形成。

现有技术文献

专利文献