[发明专利]不带有板线的铁电存储器单元

说明书

一种铁电静态随机存取存储器(FeSRAM)单元，包括:(a)第一和第二交叉耦接反相器，连接在电源电压信号和接地参考电压信号之间，并且保持在第一和第二公共数据端子中以互补方式表示的数据信号；(b)第一和第二选择晶体管，分别耦接到交叉耦接反相器的第一和第二公共数据端子；以及(c)第一、第二、第三和第四铁电电容器，其中，第一和第二铁电电容器分别将第一公共数据端子耦接到电源电压信号和接地参考电压信号，并且其中第三和第四铁电电容器分别将第二公共数据端子耦接到电源电压信号和接地参考电压信号。

技术领域

本发明涉及非易失性存储器电路。具体地，本发明涉及使用铁电材料以用于持久贮存的非易失性存储器电路。

背景技术

已经提出了使用铁电材料(例如，锆钛酸铅(PZT))的存储器电路。一类这样的存储器电路是简单的电容器，诸如图1(c)的铁电电容器100。如图1(c)中所示，铁电电容器100包括铁电材料的层，该层提供在两个电容器板之间，该两个电容器板分别由形成在“板线”(PL)和“位线”(BL)之间的电极表示。

图1(c)的铁电电容器100可以以两种方式之一使用:(i)作为非易失性存储器单元，或者作为(ii)易失性存储器单元。图1(a)示出了铁电电容器100在用作非易失性存储器单元时的编程状态。如图1(a)中所示，在用作非易失性单元时，高的编程电压(例如，V_PP，其中V_PP可以例如是5v伏)被施加到铁电电容器100两端以将铁电电容器100编程到第一阶段(phase)或编程状态，表示储存的数据位“0”。在施加到铁电电容器100两端的电压移除之后，铁电电容器100中的铁电材料维持编程的“0”状态一段较长的时间(例如，几十年)。替换地，可以通过将高的负电压(例如，-V_PP)施加到贮存电容器100两端而将铁电电容器100编程到第二阶段或编程状态，表示擦除的数据位“1”。在电容器100两端施加的电压被移除之后，贮存电容器100中的铁电材料维持编程的“1”状态一段较长的时间(例如，几十年)。

图1(b)示出了铁电电容器100在用作易失性存储器单元时的编程状态。如图1(b)中所示，在用作易失性单元时，远低于用于非易失性状态的编程电压的编程电压(例如，Vcc例如，1v)被施加在铁电电容器100两端，以将铁电电容器100编程到第一阶段或编程状态，表示易失性数据位“0”。当电容器100两端的施加的电压被移除时，贮存电容器100中的铁电材料维持编程的“0”状态一段与非易失性状态的时间段相比相对短得多的时间段(例如，几秒)。替换地，通过在贮存电容器100两端施加相应的负电压(-V_cc)，铁电电容器100可以编程到第二阶段或编程状态，表示易失性数据位“1”。当铁电电容器100两端施加的电压被移除时，贮存电容器100中的铁电材料维持编程的“1”状态一段与非易失性状态的时间段相比相对较短的时间段(例如，几秒)。

非易失性存储器单元操作中的更高的编程电压可能降低铁电电容器100的耐久性并且提供相对较慢的读取和写入速度。用于易失性操作的低的编程电压允许更好的耐久性和更高的读取和写入速度(例如，可比拟于传统的动态随机存取存储器(DRAM)速度)。但是，在许多应用中，如在DRAM中，要求铁电电容器100定期刷新以防止数据丢失，尽管是以比传统的DRAM更低的频率。

图2(a)示出了铁电静态随机存取存储器(FeSRAM)单元200，其操作为非易失性存储器单元。如图2(a)所示，FeSRAM单元200包括由选择晶体管201a和201b形成的传统的6晶体管静态随机存取存储器(SRAM)单元，和由晶体管202a、202b、203a和203b形成的交叉耦接反相器(inverters)。FeSRAM 200还包括铁电电容器C0和C1，其分别连接交叉耦接反相器的输入端子204a和204b以及承载电压信号PL的板线。在操作期间，在FeSRAM单元掉电之前，在端子204a和204b处保持的SRAM单元的互补储存的数据位被分别写入到铁电电容器C0和C1中。当电源恢复时，铁电贮存电容器C0和C1中的互补数据位被写回到SRAM单元中(即，被再次保持在端子204a和204b处)。