[发明专利]具有传输压缩业务的点对点链路的系统存储器

权利要求书

1.一种装置，包括：

主存储器控制器，其包括耦合到点对点链路的点对点链路接口，所述点对点链路用于传输系统存储器业务，所述主存储器控制器包括以下中的至少一个：

压缩逻辑电路，用于在通过所述链路发送写入信息之前压缩所述写入信息；

解压缩逻辑电路，用于在从所述链路接收读取信息之后解压缩所述读取信息。

2.根据权利要求1所述的装置，其中，所述主存储器控制器包括所述压缩逻辑电路和所述解压缩逻辑电路二者。

3.根据权利要求1所述的装置，其中，所述点对点链路用于发送具有与第一数量的未压缩的高速缓存行相当的有效载荷大小的分组，并且所述压缩逻辑电路用于将第二数量的未压缩的高速缓存行压缩到要发送的分组的有效载荷中，所述第二数量大于所述第一数量。

4.根据权利要求1所述的装置，其中，所述点对点链路能够发送可变大小的分组，并且至少一些分组仅承载单个压缩的高速缓存行。

5.根据权利要求1所述的装置，其中，所述主存储器控制器包括地址间接表电路，用于将被压缩在一起的高速缓存行的系统存储器地址关联到相同的高速缓存行。

6.根据权利要求1所述的装置，其中，所述主存储器控制器包括本地高速缓存，用于保存由所述解压缩逻辑电路解压缩但未被读取请求请求的高速缓存行。

7.一种装置，包括：

非易失性存储器控制器，包括耦合到点对点链路的点对点链路接口，所述点对点链路用于在主存储器控制器和所述非易失性存储器控制器之间传输多级系统存储器的系统存储器业务，所述非易失性存储器控制器用于连接到所述多级系统存储器的非易失性存储器，所述非易失性存储器控制器包括以下中的至少一个：

i)用于在将写入信息写入所述非易失性存储器之前压缩所述写入信息的压缩逻辑电路；

ii)用于在通过所述点对点链路将读取信息发送到所述主存储器控制器之前压缩所述读取信息的压缩逻辑电路；

iii)用于解压缩从所述非易失性存储器读取的读取信息的解压缩逻辑电路；

iv)用于解压缩从所述点对点链路接收的写入信息的解压缩逻辑电路。

8.根据权利要求7所述的装置，其中，所述非易失性存储器控制器包括上面的ii)和iii)。

9.根据权利要求8所述的装置，其中，所述非易失性存储器控制器包括上面的i)、ii)、iii)和iv)。

10.根据权利要求7所述的装置，其中，所述非易失性存储器控制器包括出站队列，所述出站队列沿所述非易失性存储器控制器到主存储器控制器的方向馈入所述点对点链路。

11.根据权利要求10所述的装置，其中，所述出站队列用于对压缩的读取高速缓存行进行排队。

12.根据权利要求7所述的装置，其中，所述非易失性存储器控制器包括将写入信息馈送到所述非易失性存储器的入站队列。

13.根据权利要求12所述的装置，其中，所述入站队列用于对包括压缩的读取高速缓存行的分组有效载荷进行排队。

14.根据权利要求7所述的装置，其中，所述非易失性存储器控制器包括地址间接表电路，用于将压缩在一起的高速缓存行的系统存储器地址关联到存储在所述非易失性存储器中的相同高速缓存行。

15.根据权利要求7所述的装置，其中，所述非易失性存储器控制器包括本地高速缓存，用于保存由iii)的所述解压缩逻辑电路解压缩但未被读取请求请求的高速缓存行。