[发明专利]具有栅极沟槽和掩埋的终端结构的功率半导体器件及相关方法

说明书

半导体器件包括半导体层结构，半导体层结构包括包含宽带隙半导体材料的漂移区域。与漂移区域的导电类型相反导电类型的屏蔽图案设置在器件的有源区域中的漂移区域的上部部分中，并且与漂移区域的导电类型相反导电类型的终端结构设置在器件的终端区域中的漂移区域的上部部分中。栅极沟槽延伸到半导体层结构的上部表面中。半导体层结构包括在终端结构上面延伸并且至少部分地覆盖终端结构的半导体层。

美国政府利益声明

本发明是在陆军研究实验室资助的合作协议No.W911NF-12-2-0064的政府支持下完成的。政府拥有本发明的一定的权利。

技术领域

本发明涉及功率半导体器件，并且更具体地，涉及具有栅极沟槽的功率半导体器件以及制造这种器件的方法。

背景技术

功率半导体器件用于承载大电流并且支持高电压。在本领域中已知多种功率半导体器件包括例如功率金属氧化物半导体场效应晶体管(“MOSFET”)、双极结晶体管(“BJT”)、绝缘栅极双极晶体管(“IGBT”)、结势垒肖特基二极管、栅极关断晶体管(“GTO”)、MOS控制晶闸管和各种其它器件。这些功率半导体器件通常由诸如基于碳化硅(“SiC”)或氮化镓(“GaN”)的半导体材料的宽带隙半导体材料制造。

功率半导体器件可以具有横向结构或垂直结构。在具有横向结构的器件中，器件的端子(例如，用于功率MOSFET器件的漏极、栅极和源极端子)处于半导体层结构的同一主表面(即，顶部或底部)上。相反，在具有垂直结构的器件中，至少一个端子被设置在半导体层结构的每个主表面上(例如，在垂直MOSFET器件中，源极可以处于半导体层结构的顶部表面上并且漏极可以处于半导体层结构的底部表面上)。半导体层结构可以包括或不包括下面的衬底。这里，术语“半导体层结构”指的是包括诸如半导体衬底和/或半导体外延层的一个或更多个半导体层的结构。

常规的功率半导体器件通常具有半导体衬底，诸如具有第一导电类型的碳化硅衬底(例如，n型衬底)，在该衬底上，形成具有第一导电类型(例如，n型)的外延层结构。这外延层结构(可以包括一个或更多个分离的层)用作功率半导体器件的漂移区域。该器件通常包括“有源区域”，该“有源区域”包括具有诸如p-n结的结的一个或更多个功率半导体器件。有源区域可以形成于漂移区域上和/或漂移区域中。有源区域充当用于阻断反向偏置方向上的电压并提供正向偏置方向上的电流流动的主结。功率半导体器件也可以具有与有源区域相邻的边缘终端区域。可以在衬底上形成一个或更多个功率半导体器件，并且每个功率半导体器件通常将具有其自己的边缘终端。在完全处理衬底之后，可以切割所得到的结构以分离单独的边缘终端的功率半导体器件。功率半导体器件可以具有单位单元结构，在该单位单元结构中，每个功率半导体器件的有源区域包括多个单独的器件，该多个单独的器件被彼此并联设置并且一起用作单个功率半导体器件。

功率半导体器件被设计为阻断(在正向或反向阻断状态中)或通过(在正向操作状态中)大电压和/或电流。例如，在阻断状态中，功率半导体器件可以被设计为维持数百或数千伏的电势。然而，当施加的电压接近或超过器件被设计为阻断的电压水平时，非不重要的电流水平可能开始流过功率半导体器件。这种通常被称为“泄漏电流”的电流可能是非常不期望的。如果电压增加超过器件的设计电压阻断能力，则泄漏电流可能开始流动，其可能是除了其它之外，漂移区域的掺杂和厚度的函数。泄漏电流同样可能由于其它原因而出现，诸如边缘终端的故障和/或器件的主要结。如果在器件上的电压增加超过击穿电压到临界水平，则增加的电场可能导致半导体器件内的电荷载流子的不可控制和不期望的失控生成，导致被认为是雪崩击穿的状况。

功率半导体器件同样可以开始允许非不重要的量的泄漏电流以低于器件的设计击穿电压的电压水平流动。特别地，泄漏电流可能开始在有源区域的边缘处流动，在该边缘处，由于电场拥挤效应可能经历高电场。为了减少这种电场拥挤(以及致使的增加的泄漏电流)，边缘终端结构可以被设置为围绕功率半导体器件的部分或全部有源区域。这些边缘终端可以将电场散布到更大的区域上，由此减少电场拥挤。

发明内容