[发明专利]使用位线和选择栅极电压调节的编程干扰抑制

说明书

本文描述了用于存储器装置中的编程干扰的抑制的技术。在示例实施例中，存储器装置包括耦合到控制电路的闪存阵列。闪存阵列包括存储器单元的行和列，其中每行中的存储器单元耦合到源极线和选择栅极(SG)线，并且每列中的存储器单元耦合到相应的位线(BL)。控制电路被配置为独立于闪存阵列的电源电压来调节选择的SG线的第一电压和未被选择的BL的第二电压两者，并且基于对存储器装置的操作温度的测量来调整第一电压和第二电压中的至少一个。

优先权

本申请是2017年4月25日提交的第15/496,993号美国专利申请的国际申请，其要求2016年12月13日提交的第62/433,598号美国临时申请的优先权，它们全部通过引用以其整体并入本文。

技术领域

本公开总体上涉及存储器装置，尤其涉及减少非易失性存储器单元中的编程干扰。

背景

非易失性存储器被广泛用于在计算装置中存储数据，并且通常包括存储器阵列，该存储器阵列具有以行和列排列的大量的存储器单元。每个存储器单元包括非易失性电荷俘获晶体管，其通过在其控制栅极和其衬底之间偏置适当极性、幅度和持续时间的电压来编程或擦除。正栅极-衬底电压导致电子从衬底中的沟道隧穿到电荷俘获介电层从而提高晶体管的阈值电压(V_T)，而负栅极-沟道电压导致空穴从沟道隧穿到电荷俘获介电层从而降低阈值电压。

非易失性存储器遭受编程干扰，编程干扰是存储器单元中净电荷量的非预期且有害的变化，这增大了其V_T。在对选择的存储器单元进行编程的存储器操作期间，当与选择的单元共享相同的栅极或漏极或源极电压的未被选择的存储器单元被无意地编程时，通常会发生编程干扰。随着制造技术迅速发展到更小的几何节点(例如，40nm和28nm节点等)，避免编程干扰越来越困难。此外，由于编程干扰的幅度在较高的操作温度下增加，因此由编程干扰引起的问题随着非易失性存储器密度的增加而变得更糟。

附图简述

图1A是示出根据一些实施例的用于存储器装置的示例分栅非易失性存储器单元的横截面的框图。

图1B是示出根据一些实施例的用于存储器装置的示例双晶体管(2T)非易失性存储器单元的横截面的框图。

图1C是示出根据一些实施例的示例非易失性存储器(NVM)系统的框图。

图2是示出根据示例实施例的闪存阵列的框图。

图3示出了在一些闪存阵列上的编程存储器操作期间施加的未调节电压的表格。

图4示出了根据示例实施例的在编程操作期间施加的调节的位线和选择栅极电压的表格。

图5是示出根据示例实施例的用于抑制非易失性存储器阵列中的编程干扰的方法的流程图。

详细描述

下列描述阐述很多特定的细节，诸如以特定的系统、部件、方法等为例，以便提供对于本文描述的关于存储器装置的编程干扰的抑制的技术的各种实施例的良好理解。然而对本领域的技术人员将明显的是至少一些实施例可在没有这些特定细节的情况下被实施。在其他实例中，未详细描述或以简单框图形式呈现众所周知的部件或方法，以便避免不必要地模糊本文所描述的技术。因此，在下文中阐述的特定细节仅仅是示例性的。特定的实施方式可根据这些示例性细节而变化，并且仍然被设想为在本发明的精神和范围内。

在描述中对“实施例”、“一个实施例”、“示例实施例”、“一些实施例”和“各种实施例”的引用意味着结合实施例所描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。此外，在描述中的各处出现的短语“实施例”、“一个实施例”、“示例实施例”、“一些实施例”和“各种实施例”并不一定都指相同的实施例。