[发明专利]用于传送数据的方法和镜像串行接口(MSI)

说明书

本公开涉及一种用于通过四线串行接口访问外围设备的镜像串行接口(MSI)。更特别地，本公开涉及具有环回机制的串行外围设备协议，在该环回机制中源数据线的内容被环回到目的地线上并且在每个时钟边沿被比较以确保数据健全性并且在周期期间和在周期之间断言从机设备和主控设备的存在。

技术领域

本公开涉及一种用于通过四线串行接口以环回机制传送数据的方法和镜像串行接口(MSI)。更特别地，本公开涉及具有环回机制的镜像串行接口(MSI)，在该环回机制中源数据线的内容被环回到目的地线上并且在每个时钟边沿被比较以确保数据健全性并且在周期期间和周期之间断言从机设备和主控(master)设备的存在。

背景技术

串行外围设备接口(SPI)协议与主控设备和从机设备之间的串行通信有关。从机设备转而可以迎合它自己的独立外围设备。

SPI总线是一种利用单个主控设备和一个或多个从机设备以全双工模式操作的同步串行数据链路标准。它的实现使用以下四条信号线以用于数据和控制：即，SCLK、MOSI、MISO和SS，其中SCLK是指串行时钟(从主控输出)；MOSI或SIMO是指主控输出从机输入(从主控输出)；MISO或SOMI是指主控输入从机输出(从从机输出)，SS是指从机选择(低电平有效，从主控输出)。主控和从机的移位寄存器以环形被连接，如图1中所示。

在传统的SPI协议中，数据帧或数据传送周期由主控通过将SS线置为低电平并且使能针对选择的从机的时钟启动。主控和从机的移位寄存器以环形被连接。因此，主控正在写入数据并且同时从其读取数据。这一过程一直持续到所有数据位都被传送到主控和从机以及从主控和从机传送。针对主控和从机的控制器决定数据是否有意义。

但是，传统的SPI协议忍受以下缺点：

·SPI没有确认机制来确认数据的接收。数据健全性得不到保证。由于时序违规、信道噪声或温度变化，从机可能会接收反相位。

·在完成事务被执行之前，SPI主控不知道从机是否存在。主控可能会在不知道数据是否正被正确接收的情况下继续发送数据。

·SPI也不提供流量控制(无握手信号或确认)，如REQ和ACK，以判断从机是否已经完成与其所服务的任何慢速外围设备的事务。如果从机的次级端的访问速度较慢，则无法判断从机何时准备好在读取周期内传输数据。

US 2006/0143348涉及一种用于在具有时钟能力的扩展串行外围接口(EPSI)主控芯片与EPSI从机芯片之间的芯片间通信的系统、方法和装置。该方法包括主控芯片选择从机芯片，主控对从主控芯片进入从机芯片的数据进行计时，同时对从从机芯片进入主控芯片的数据进行计时，并且处理时钟数据以协商主控芯片与从机芯片之间的进一步的数据传输。主控芯片对从机芯片的选择也可以响应于主控芯片从从机芯片接收的中断而发生，主控然后在两个方向上对数据进行计时以协商主控芯片与从机芯片之间的进一步的数据传输。然而，该现有技术文献没有提供用于错误检测和物理层的任何规定，并且它使用两个通用线路来进行流量控制。

US20020133662涉及串行外围接口和高性能缓冲方案。改进的高性能缓冲方案被提供有串行外围设备接口(SPI)以使得基于微控制器的产品以及其他组件和设备能够实现更高的串行发射和接收数据速率。SPI包括具有高数据速率的单个缓冲器，例如，至少双缓冲器方案的吞吐量，但没有增加逻辑区域的大小。为了促进数据的吞吐量，可以利用排队布置来配置SPI单个缓冲器。用于SPI单个缓冲器的排队布置可以包括任何排队配置，诸如例如，循环排队布置或线性排队布置。通过排队布置的操作，SPI可以被配置为提供在存储的数据可以被传输给另一设备的基本上同时在寄存器中接收新数据，因此SPI可以实现高数据速率。排队布置被配置在具有指针和计数器布置的FIFO缓冲器中。另外，缓冲方案可以提供高数据速率而不需要频繁的CPU轮询或高中断开销，其中缓冲方案被配置有中断配置以标识何时数据准备好传输或由CPU读取。然而，这一现有技术文献没有提供用于错误检测的任何规定并且旨在提高串行链路上的数据速率。