[发明专利]减小集成电路(IC)的互连层中形成的金属线的端部部分之间的尖端到尖端距离

说明书

提供了用于减小集成电路(IC)的互连层中形成的金属线的端部部分之间的尖端到尖端距离的方面。在一个方面，一种方法包括将设置在硬掩模层之上的光致抗蚀剂层暴露于光以在光致抗蚀剂层上形成金属线图案。金属线图案包括与基本上平行于轴线的轨道相对应的金属线模板。去除与金属线图案相对应的光致抗蚀剂层的部分以根据金属线图案暴露硬掩模层。蚀刻硬掩模层的暴露部分，使得形成与金属线图案相对应的沟槽。对硬掩模层进行定向蚀刻，使得至少一个沟槽沿着轴线在第一方向上延伸。这允许沟槽以减小的节距和减小的尖端到尖端距离间隔开。

相关申请的交叉引用

本申请要求于2017年11月29日提交的题为“REDUCING TIP-TO-TIP DISTANCEBETWEEN END PORTIONS OF METAL LINES FORMED IN AN INTERCONNECT LAYER OF ANINTEGRATED CIRCUIT(IC)”的美国专利申请序列号15/825,231的优先权，该美国专利申请要求于2017年1月19日提交的题为“REDUCING TIP-TO-TIP DISTANCE BETWEEN ENDPORTIONS OF METAL LINES FORMED IN AN INTERCONNECT LAYER OF AN INTEGRATEDCIRCUIT(IC)”的美国临时专利申请序列号62/448,059的优先权，其内容通过引用整体并入本文。

技术领域

本公开的技术一般地涉及在集成电路(IC)的制造中的光刻的使用，并且更具体地涉及根据IC的互连层中的金属线图案来形成金属线以在其中形成互连。

背景技术

光刻在现代电子设备中使用的集成电路(IC)的制造中起着关键作用。特别地，IC制造涉及采用各种化学和物理光刻工艺来制造器件结构并且以线图案的形式互连导线或金属线。例如，IC中的晶体管通常通过在半导体衬底上沉积导电和绝缘材料并且蚀刻该材料以产生相应的晶体管结构和布线图案来形成。使用这种光刻工艺制造结构允许形成和互连数百万个晶体管以产生现代电子设备中的复杂IC。

为了满足现代电子设备对增加功能性的需求同时消耗更少面积，正在以更小的特征尺寸制造IC内的器件结构。制造较小器件结构的一种方法是形成具有互连层的部件，这些互连层包括具有减小的节距的金属线。例如，器件结构包括多个互连层，诸如金属层，每个互连层具有沿统一方向延伸的多个金属线。使用图案化方案(诸如自对准四重图案化(SAQP))以特定节距沉积每个互连层的金属线，并且然后切割金属线以形成所设计的图案。以相对较小的节距沉积金属线限制了对应互连层的面积。较小的互连层有助于限制IC的整体面积。

以较小节距沉积IC的金属层以限制面积引入了附加的复杂性。例如，形成金属线以具有特定图案通常包括在沉积的金属线之上设置切割图案层，以及根据切割图案层蚀刻(例如，切割)金属线。传统的光刻工艺在被称为边缘放置误差(EPE)的期望位置的误差范围内沉积切割图案层。然而，随着金属线的节距减小，金属线之间的空间减小。例如，小于三十(30)纳米(nm)的金属线节距可能导致金属线间隔小于十五(15)nm。金属线之间的这种小的间隔可以产生对EPE的减小的容差，因为减小的金属线节距增加了沉积的切割图案层可能导致可归因于EPE的某些金属线的错误切割的风险。另外，尽管传统工艺可以对应于小于三十(30)nm的金属线节距以便消耗更少的面积，但是相邻切割金属线的端部部分之间的尖端到尖端距离受到切割图案层的分辨率的限制，从而限制面积减小。

发明内容