[发明专利]制备包括III-V族材料和与硅工艺流程相容的接触的元件的方法

权利要求书

1.一种用于制备元件的方法，所述元件包括在衬底表面上的III-V族材料的结构，所述结构包括至少一个在第一III-V族材料（1）表面上限定的上接触水平面（N_sup）以及在第二III-V族材料（2）表面上限定的下接触水平面（N_inf），所述方法包括：

- 用至少一种电介质封装的连续操作，包括用至少一种电介质（8）封装所述结构；

- 在所述电介质（8）中，在所述第一III-V族材料（1）的表面上制造至少一个上孔（O_s）并且在所述第二III-V族材料（2）的表面上制造至少一个下孔（O_i），从而在所述第一III-V族材料上和所述第二III-V族材料上限定接触底部区域；

- 在所述至少一个上孔（O_s）中和所述至少一个下孔（O_i）中进行接触底部金属化（3）；

- 用至少一种金属材料（5）至少部分地填充所述至少一个上孔（O_s）并且至少部分地填充所述至少一个下孔（O_i），从而产生至少一个上接触垫和至少一个下接触垫；

- 接触底部金属化并且接触垫限定与所述上接触水平面（N_sup）相接触的所述第一III-V族材料的至少一个上接触以及与所述下接触水平面（N_inf）相接触的所述第二III-V族材料的至少一个下接触；

- 至少所述上接触和至少所述下接触在电介质中集成并且具有在同一平面中限定的上表面，

所述方法的特征在于其包括以下步骤：

- 用第一电介质封装所述结构；

- 制造至少一个在所述第二III-V族材料（2）上开口的主下孔（O_ip）；

- 在所述第一电介质的表面上和所述第二III-V族材料（2）的表面上沉积金属化，限定下接触底部金属化和第一组件（E1）；

- 用第二电介质封装所述第一组件（E1）；

- 平面化经封装的所述第一组件；

- 制造在所述下接触底部金属化上开口的至少一个次下孔（O_is1）；

- 用至少一种金属材料填充所述至少一个次下孔，限定所述下接触的至少一个接触垫和第二组件（E2）。

2.根据权利要求1所述的用于制备元件的方法，其中，所述结构具有第二III-V族材料（2）的下基底以及位于所述基底上方的第一III-V族材料（1）的台面。

3.根据权利要求1或2中一项所述的用于制备元件的方法，其特征在于，所述方法包括连续地制造至少一个下孔，然后制造至少一个上孔。

4.根据权利要求3所述的用于制备元件的方法，其中，至少所述下孔以数个步骤制成，限定彼此叠加的第一下孔（O_i1）和第二下孔（O_i2）。

5.根据权利要求3所述的用于制备元件的方法，其中，所述下孔以叠加的方式包括接触底部金属化（3）、金属填充物、与接触底部金属化（3）相同的金属界面。

6.根据权利要求1或2中一项所述的用于制备元件的方法，其特征在于，所述方法包括连续地制造至少一个上孔，然后制造至少一个下孔。

7.根据权利要求1或2所述的用于制备元件的方法，其特征在于，所述方法包括同时制造至少一个上孔和至少一个下孔。

8. 根据权利要求1或2所述的用于制备元件的方法，其中，至少所述上孔和/或至少所述下孔的宽度（D2）在0.5 µm 至10 µm之间。