[发明专利]处理器系统以及多处理器系统

说明书

本发明提供一种处理器系统。该处理器系统具备能够在抑制标志检查的开销的同时缩短直到标志检查后续的任务的执行为止的待机时间的任务执行部。处理器系统(200)具备一个任务执行部(220)、其他任务执行部(250)以及具备控制部(232)和标志区域(234)的标志存储部(230)。在标志区域(234)中存储的标志信息不满足规定的条件时，一个任务执行部(220)向控制部(232)输出表示正在监视所述标志信息的信号，并且保留对标志信息的访问。控制部(232)监视其他任务执行部(250)有无对标志信息进行访问，在对标志信息进行了访问时，对一个任务执行部(220)输出指示，该指示用于解除对标志信息的访问的保留。

[技术领域]

本发明涉及处理器系统以及多处理器系统。

[背景技术]

以往，已知有具备通过按照程序所包含的任务进行动作而与其他任务执行部独立地动作的任务执行部的处理器系统。

例如，在专利文献1中，记载了具备作为任务执行部的数据传送单元的处理器系统，其中，该任务执行部根据由并行化编译器生成的数据传送单元用程序中包含的任务而动作。

简单说明专利文献1所记载的该数据传送单元的动作的一个方式。首先，当启动该数据传送单元时，读入数据传送单元用程序。该数据传送单元按照数据传送单元用程序中包含的任务，反复确认存储在上述处理器系统的存储部中的第1标志(flag)变量区域。数据传送单元在确认到第1标志变量区域中写入了标志时，开始传送存储在上述处理器系统的存储部中的规定的数据。

该专利文献1的数据传送单元按照数据传送单元用程序所包含的任务进行动作，因此能够与处理器系统所具备的作为其他任务执行部的处理器或加速器独立地动作。其结果，能够并行地执行其他任务执行部的数据的处理和数据的传送，因此能够实现高速化处理。

即使各任务执行部独立地动作，通过确认上述标志信息，也能够在由被写入的标志所表示的其他任务执行部的数据写入等的完成之后，使数据传送单元的数据传送等开始，因此能够防止违反了程序设计者的意图的数据的处理或者传送。

[现有技术文献]

专利文献

专利文献1：国际公开公报第2013/06587号公报

[发明内容]

发明要解决的课题

但是，在检查标志的过程中，若各任务执行部频繁地进行标志检查(flag check)，则标志检查所涉及的开销(overhead)变大，存在处理器系统整体的处理速度降低、消耗电力增大的可能性。

另一方面，若为了避免标志检查的开销增大而使各任务执行部的标志检查的间隔变长，则标志被更新的时机与标志检查的时机产生偏差，由此，还存在直到标志检查后续的任务的执行为止的期间中产生不必要的待机时间的可能性。

鉴于上述问题，本发明的目的在于提供一种具备下述任务执行部的处理器系统，该任务执行部能够在抑制标志检查的开销的同时缩短直到标志检查后续的任务的执行为止的待机时间。

用于解决课题的方式

本发明的处理器系统，其特征在于，具备：

多个任务执行部，按照程序中包含的任务进行动作；以及

标志存储部，具备存储标志信息的标志区域和控制对所述标志区域的访问的控制部，

对于所述多个任务执行部中的一个任务执行部而言，

所述程序中包含的任务按照标志检查任务来判定所述标志区域中存储的标志信息是否满足规定的条件，

在所述标志区域中存储的标志信息满足规定的条件的情况下，开始执行所述程序中包含的所述标志检查任务后续的任务，