[发明专利]射流盒和可更换打印头

权利要求书

1.一种射流盒，所述射流盒包括：

至少一个射流片，包括：

多个致动器，所述多个致动器形成多个基元；

多个延迟电路，包括耦接到每个基元的延迟电路；

数模转换器DAC，用于驱动所述延迟电路，所述延迟电路延迟用于激活与所述基元相关联的致动器的多个激活脉冲，以降低所述射流片的峰值功率需求；以及

所述射流片上的数据存储装置，所述数据存储装置存储多个寄存器位，所述多个寄存器位基于针对所述基元中的每个基元的延迟设置来控制由所述DAC输出的信号，

其中，所述延迟电路基于定义的打印模式延迟每个基元，并且

其中，所述DAC接收指示所述打印模式的数字信号，并且基于所述数字信号向所述延迟电路供应偏置所述延迟电路的模拟信号。

2.根据权利要求1所述的射流盒，其中，所述DAC是片全局电路，所述片全局电路电气耦接到每个基元的延迟电路。

3.一种射流盒，所述射流盒包括：

至少一个射流片，包括：

多个致动器，所述多个致动器形成多个基元；

多个延迟电路，包括耦接到每个基元的延迟电路；

数模转换器DAC，用于驱动所述延迟电路，所述延迟电路延迟用于激活与所述基元相关联的致动器的多个激活脉冲，以降低所述射流片的峰值功率需求；以及

其中，基于所述DAC的输出信号来将所述延迟电路中的每一个延迟电路内的多个晶体管调谐至所述延迟电路的工作点，以相对于所述DAC来校准所述延迟电路，

其中，所述延迟电路基于定义的打印模式延迟每个基元，并且

其中，所述DAC接收指示所述打印模式的数字信号，并且基于所述数字信号向所述延迟电路供应偏置所述延迟电路的模拟信号。

4.根据权利要求3所述的射流盒，包括偏压生成器，所述偏压生成器耦接到所述DAC以向所述DAC提供偏压，基于所述延迟电路的工作点来调谐由所述偏压生成器输出的偏压。

5.根据权利要求3所述的射流盒，包括多个补偿装置，所述多个补偿装置用于补偿所述射流片内的多个过程、电压和温度PVT变化。

6.根据权利要求3所述的射流盒，包括多个射流片。

7.一种可更换打印头，包括：

多个射流片，每个射流片包括：

多个致动器，所述多个致动器形成多个基元；

多个延迟电路，包括耦接到每个基元的延迟电路；

数模转换器DAC，用于驱动所述多个延迟电路，所述延迟电路延迟用于激活与所述基元相关联的致动器的多个激活脉冲，以降低所述射流片的峰值功率需求；以及

所述打印头的处理装置，用于向每个射流片的每个DAC提供不同的信号，每个信号基于针对相关联的单个射流片的优化延迟而被调谐，

其中，所述延迟电路基于定义的打印模式延迟每个基元，并且

其中，所述DAC接收指示所述打印模式的数字信号，并且基于所述数字信号向所述延迟电路供应偏置所述延迟电路的模拟信号。

8.根据权利要求7所述的打印头，其中，所述延迟电路基于所定义的打印功能来延迟每个基元。

9.根据权利要求7所述的打印头，其中，所述DAC是片全局电路，所述片全局电路电气耦接到每个基元的延迟电路。

10.根据权利要求7所述的打印头，包括所述射流片上的数据存储装置，所述数据存储装置存储多个寄存器位，所述多个寄存器位基于针对所述基元中的每个基元的延迟设置来控制由所述DAC输出的信号。

11.根据权利要求7所述的打印头，包括所述延迟电路中的每一个延迟电路内的多个晶体管，其中，基于所述DAC的输出信号来将所述多个晶体管调谐至所述延迟电路的工作点，以相对于所述DAC来校准所述延迟电路。