[发明专利]传输数据掩码的方法、内存控制器、内存芯片和计算机系统

说明书

本申请提供了一种传输数据掩码的方法、内存控制器、内存芯片和计算机系统，该方法包括内存控制器向内存芯片发送第一写命令，该第一写命令中包含有第一指示信息，该第一指示信息用于指示待写入的数据块中具有掩码数据块，该待写入的数据块的个数为N，N为大于或等于2的整数；该内存控制器根据该第一写命令向该内存芯片发送N个数据块，其中，该N个数据块中的一个数据块为第一DM信息块，该第一DM信息块用于指示该待写入的数据块中的掩码数据块的位置，该N个数据块包括该待写入的数据块中的非掩码数据块。本申请实施例实现了在不增加管脚的情况DM的传输。

技术领域

本申请涉及计算机领域，并且更具体地，涉及传输数据掩码的方法、内存芯片和计算机系统。

背景技术

现有的计算机内存中最常用的存储介质是动态随机存取存储器(dynamic randomaccess memory，DRAM)。计算机的内存常采用双列直插式存储模块(dual inline memorymodules，DIMM)的形式，内存控制器和DIMM之间一般通过双倍速率(double data rate，DDR)总线相连。内存控制器可以通过内存控制器和DIMM之间的DDR总线对DRAM中的数据进行访问。

DDR的DRAM内存芯片通常具有数据掩码(data mask，DM)管脚，DM管脚用来表示当前周期的写数据是否是被掩码(masked)。例如DDR4标准中就具有DM_n管脚，在DM_n管脚为低的时候表示当前和DM_n管脚同一时刻采样的数据是无效的。然而，×4DRAM(即DRAM芯片的位宽为4位)并不具有DM功能。×4DRAM组成的DIMM容量高，通常用在对性能要求高的服务器场合，如果能有办法在不增加管脚的前提下解决×4DRAM的DM传输，将会有利于提高服务器的性能。

因此，如何在不增加管脚的前提下实现DM的传输，成为亟待解决的问题。

发明内容

本申请提供一种传输数据掩码的方法、内存控制器、内存芯片和计算机系统，能够在不增加管脚的前提下实现DM的传输。

第一方面，提供了一种一种传输数据掩码DM的方法，该方法包括：内存控制器向内存芯片发送第一写命令，该第一写命令中包含有第一指示信息，该第一指示信息用于指示待写入的数据块中具有掩码数据块，该待写入的数据块的个数为N，N为大于或等于2的整数；该内存控制器根据该第一写命令向该内存芯片发送N个数据块，其中，该N个数据块中的一个数据块为第一DM信息块，该第一DM信息块用于指示该待写入的数据块中的掩码数据块的位置，该N个数据块包括该待写入的数据块中的非掩码数据块。

因此，本申请实施例通过将传输的N个数据块中的一个数据块作为DM信息块，在不增加管脚的情况下实现了DM的传输，并且该N个数据块中包括有待写入数据块中的非掩码数据块，能够保证有用数据的传输的基础上，实现在不增加传输的数据量的情况下DM的传输，能够避免了额外的传输时间，节省传输资源。

应理解，本申请实施例中，该第一DM信息块可以包括N个比特的DM信息，其中该N个比特与N个待写入的数据块具有一一对应关系。也就是说DM信息中的每个比特对应一个待写入的数据块(也可以称为原始数据块)。

通过第一DM信息，内存控制器可以通知内存芯片N个待写入的数据块中哪些为掩码数据块，哪些为非掩码数据块，例如，在待写入的数据块对应的比特为0时，可以表示该待写入的数据块为非掩码数据块，在待写入的数据块对应的比特为1时，可以表示该待写入的数据块为掩码数据块。

应理解，第一DM信息块可以为发送的N个数据块中的任意一个数据块，本申请实施例并不对此做限定。

应理解，本申请实施例中该内存芯片可以包括DRAM芯片、相变存储器(Phasechange memory,PCM)芯片或阻变存储器(resistive random access memory,RRAM)芯片等，本申请实施例并不限于此。