[发明专利]用于NR的LDPC基础图的使用

权利要求书

1.一种装置，包括至少一个处理器、包括计算机程序代码的至少一个存储器，并且所述至少一个处理器与所述至少一个存储器和所述计算机程序代码一起被布置为使所述装置至少执行：

生成码块，所述码块包括信息比特和奇偶校验比特，所述奇偶校验比特通过对所述信息比特执行循环冗余校验而被生成，

基于应用的线性纠错码基础图和/或基于所述信息比特的数目，来确定用于生成所述码块的奇偶校验比特的数目，以及

通过使用所述应用的线性纠错码基础图来对所述码块编码。

2.根据权利要求1所述的装置，其中所述至少一个处理器与所述至少一个存储器和所述计算机程序代码一起被布置为使所述装置还执行：

基于所述信息比特的所述数目与阈值的比较，来确定用于生成所述码块的奇偶校验比特的所述数目，

其中所述阈值由所述应用的线性纠错码基础图所支持的最大码块大小定义。

3.根据权利要求1所述的装置，其中所述至少一个处理器与所述至少一个存储器和所述计算机程序代码一起被布置为使所述装置还执行：

从第一线性纠错码基础图和第二线性纠错码基础图中选择所述应用的线性纠错码基础图，

其中针对所述第二线性纠错码基础图用于生成所述码块的奇偶校验比特的所述数目小于针对所述第一线性纠错码基础图用于生成所述码块的奇偶校验比特的所述数目。

4.根据权利要求3所述的装置，其中所述至少一个处理器与所述至少一个存储器和所述计算机程序代码一起被布置为使所述装置还执行：

基于信息比特的所述数目，从所述第一线性纠错码基础图和所述第二线性纠错码基础图中选择所述应用的线性纠错码基础图。

5.根据权利要求3或4所述的装置，其中所述信息比特被包括在传输块中，并且当所述第二线性纠错码基础图被使用时，所述传输块大小的分段不被应用。

6.根据权利要求3或4所述的装置，其中所述信息比特被包括在传输块中，并且所述至少一个处理器与所述至少一个存储器和所述计算机程序代码一起被布置为使所述装置还执行：

当所述第二线性纠错码基础图被使用时，将所述传输块分段成至少两个码块，

其中与分段不被应用的情况下相同数目的奇偶校验比特被用于每个码块。

7.根据权利要求1至6中任一项所述的装置，其中所述至少一个处理器与所述至少一个存储器和所述计算机程序代码一起被布置为使所述装置还执行：

在基于应用的LDPC基础图来确定用于生成所述码块的奇偶校验比特的所述数目时，引用基于所述应用的线性纠错码基础图的调制和编码方案表。

8.根据权利要求1至7中任一项所述的装置，其中所述至少一个处理器与所述至少一个存储器和所述计算机程序代码一起被布置为使所述装置还执行：

引用用于提供关于调制和编码方案的信息的调制和编码方案表，

其中所述表指定关于包括嵌套结构的调制和编码方案的信息，其中不同的调制和编码方案由相应的索引引用，其中所述索引由多个比特构成，并且指示与所述第二线性纠错码基础图有关的调制和编码方案的所述索引由比指示与所述第一线性纠错码基础图有关的调制和编码方案的索引的比特数目小的数目的比特指示。

9.根据权利要求8所述的装置，其中当被用于指示与所述第二线性纠错码基础图相关的调制和编码方案的所述索引的比特的所述数目被定义为Y，并且被用于指示与所述第一线性纠错码基础图相关的调制和编码方案的所述索引的比特的所述数目被定义为X时，指示与所述第二线性纠错码基础图相关的调制和编码方案的所述索引中的前X-Y个前导比特被设置为0。

10.根据权利要求1至9中任一项所述的装置，其中所述线性纠错码包括LDPC(低密度奇偶校验)码和/或极化码。