[发明专利]一种计算板级热插拔控制装置及控制方法

权利要求书

1.一种计算板级热插拔控制装置，实现对四块计算板Node1、Node2、Node3、Node4分别配置的两颗处理器的热插拔操作，所述计算板信号通过背板进行连接，其特征是，包括位于计算板Node1的热插拔控制模块，监控热拔出触发中断和发送CPU下电命令；和，分别位于四块计算板Node1、Node2、Node3、Node4上的SMBUS接口管理模块、IO接口管理模块和CPU电平控制模块；

所述热插拔控制模块的SMBUS端口与SMBUS接口管理模块连接，SMBUS接口管理模块的通道选择端口与CPU电平控制模块连接，SMBUS接口管理模块与IO接口管理模块连接，读取/控制IO接口管理模块的IO状态；

所述CPU电平控制模块的指令输入端与IO接口管理模块连接，所述CPU电平控制模块的触发输入端分别与计算板配置的两颗处理器CPU0和CPU1的上下电时序控制端连接；

所述热插拔控制模块为Intel PCH，所述SMBUS接口管理模块包括SMBUS expander芯片U2和多路复用器U3；Intel PCH的引脚SMBUS master接SMBUS expander芯片U2的IN端，控制切换到后端四块计算板的SMBUS通道其中任意一个；

所述计算板Node1的SMBUS expander芯片U2的引脚Q0与计算板Node1的多路复用器U3的引脚B0连接；

所述计算板Node2的SMBUS expander芯片U2的引脚Q0与计算板Node2的多路复用器U3的引脚B0连接，计算板Node2的多路复用器U3的引脚B1与计算板Node1的SMBUS expander芯片U2的引脚Q1连接；

所述计算板Node3的SMBUS expander芯片U2的引脚Q0与计算板Node3的多路复用器U3的引脚B0连接，计算板Node3的多路复用器U3的引脚B2与计算板Node1的SMBUS expander芯片U2的引脚Q2连接；

所述计算板Node4的SMBUS expander芯片U2的引脚Q0与计算板Node4的多路复用器U3的引脚B0连接，计算板Node4的多路复用器U3的引脚B3与计算板Node1的SMBUS expander芯片U2的引脚Q3连接。

2.如权利要求1所述的一种计算板级热插拔控制装置，其特征是，所述IO引脚管理模块包括IO expander芯片U4，所述CPU电平控制模块包括CPLD，IO expander芯片U4的IO接口与CPLD连接，读取/控制IO输出电平状态；多路复用器U3的控制端S0、S1与CPLD连接；CPLD的触发输入端分别与计算板配置的两颗处理器CPU0和CPU1的上下电时序控制端连接。

3.一种计算板级热插拔控制方法，其特征是，包括以下步骤：

PCH通过SMBUS轮询每个计算板IO expander芯片U4的电平变化确定触发热插拔的计算板；

进入中断处理流程，PCH通过SMBUS发送下电指令到引发热插拔操作的计算板CPLD；

触发热插拔的计算板CPLD接收到下电指令后控制相应计算板配置的处理器进行下电操作；

所述进入中断处理流程，包括，清空热拔出CPU的电源管理事件及调用QPI库做相应的离线操作。