[发明专利]移位寄存器单元、栅极驱动电路、显示装置及驱动方法

权利要求书

1.一种移位寄存器单元，包括输入电路、上拉节点复位电路、输出电路和触控降噪电路；其中，

所述输入电路配置为响应于输入信号对上拉节点进行充电；

所述上拉节点复位电路配置为响应于复位信号对所述上拉节点进行复位；

所述输出电路配置为在所述上拉节点的电平的控制下，将时钟信号输出至输出端；

所述触控降噪电路配置为响应于触控开启信号对所述上拉节点进行复位；

所述触控降噪电路包括：

第一晶体管，其中，所述第一晶体管的栅极配置为和触控开启端连接，所述第一晶体管的第一极配置为和所述上拉节点连接，所述第一晶体管的第二极配置为和第一电压端连接。

2.如权利要求1所述的移位寄存器单元，还包括下拉电路、下拉控制电路、上拉节点降噪电路和输出降噪电路；其中，

所述下拉电路配置为在所述上拉节点和下拉控制节点的电平的控制下，对下拉节点的电平进行控制；

所述下拉控制电路配置为在所述上拉节点的电平的控制下，对所述下拉控制节点的电平进行控制；

所述上拉节点降噪电路配置为在所述下拉节点的电平的控制下，对所述上拉节点进行降噪；

所述输出降噪电路配置为在所述下拉节点的电平的控制下，对所述输出端进行降噪。

3.如权利要求1或2所述的移位寄存器单元，其中，所述触控降噪电路还包括：

第二晶体管，其中，所述第二晶体管的栅极配置为和所述触控开启端连接，所述第二晶体管的第一极配置为和所述输出端连接，所述第二晶体管的第二极配置为和所述第一电压端连接。

4.如权利要求1或2所述的移位寄存器单元，其中，

所述输入电路包括：

第三晶体管，其中，所述第三晶体管的栅极和第一极连接，所述第三晶体管的第二极配置为和所述上拉节点连接；

所述上拉节点复位电路包括：

第四晶体管，其中，所述第四晶体管的栅极配置为和复位端连接，所述第四晶体管的第一极配置为和所述上拉节点连接，所述第四晶体管的第二极配置为和所述第一电压端连接；

所述输出电路包括：

第五晶体管，其中，所述第五晶体管的栅极配置为和所述上拉节点连接，所述第五晶体管的第一极配置为和时钟信号端连接，所述第五晶体管的第二极配置为和所述输出端连接；以及

存储电容，其中，所述存储电容的第一极和所述上拉节点连接，所述存储电容的第二极和所述输出端连接。

5.如权利要求2所述的移位寄存器单元，其中，

所述下拉电路包括：

第六晶体管，其中，所述第六晶体管的栅极配置为和所述下拉控制节点连接，所述第六晶体管的第一极配置为和第二电压端连接，所述第六晶体管的第二极配置为和所述下拉节点连接；以及

第七晶体管，其中，所述第七晶体管的栅极配置为和所述上拉节点连接，所述第七晶体管的第一极配置为和所述下拉节点连接，所述第七晶体管的第二极配置为和所述第一电压端连接；

所述下拉控制电路包括：

第八晶体管，其中，所述第八晶体管的栅极和第一极连接且配置为和第二电压端连接，所述第八晶体管的第二极配置为和所述下拉控制节点连接；以及

第九晶体管，其中，所述第九晶体管的栅极配置为和所述上拉节点连接，所述第九晶体管的第一极配置为和所述下拉控制节点连接，所述第九晶体管的第二极配置为和所述第一电压端连接；

所述上拉节点降噪电路包括：

第十晶体管，其中，所述第十晶体管的栅极配置为和所述下拉节点连接，所述第十晶体管的第一极配置为和所述上拉节点连接，所述第十晶体管的第二极配置为和所述第一电压端连接；

所述输出降噪电路包括：

第十一晶体管，其中，所述第十一晶体管的栅极配置为和所述下拉节点连接，所述第十一晶体管的第一极配置为和所述输出端连接，所述第十一晶体管的第二极配置为和所述第一电压端连接。