[发明专利]具有集成目录高速缓存的优化的高速缓存代理

说明书

本申请公开了具有集成目录高速缓存的优化的高速缓存代理。本文描述了用于实现对跟踪存储器访问的跟踪器条目的早的解除分配的系统、方法和处理器。方法的一个实施例包括：维持与多个处理单元中的第一处理单元对应的RSF以跟踪多个高速缓存行，其中如果一个高速缓存行存储在存储器和一个或多个其他处理单元中则该高速缓存行被RSF跟踪，存储器耦合至多个处理单元并由多个处理单元共享；接收来自第一处理单元的处理核的访问目标高速缓存行的请求；分配与请求对应的跟踪器条目，跟踪器条目用于跟踪请求的状态；在RSF中执行对目标高速缓存行的查找；以及响应于目标高速缓存行未被RSF跟踪的检测而对跟踪器条目解除分配。

背景技术

在对用于解决在当前以及未来的服务器/计算机使用模型中的日益增长的处理需求的新的和改进的解决方案的开发中存在许多挑战。这些挑战中的一个是感知的“存储器墙”，其中存储器带宽不能跟上增加的计算带宽。对于高度并行应用，通过增加使用的核的数量和/或将某些任务卸载到高度专用核来增加计算带宽和效率是相对简单的。然而，当谈到增加存储器带宽时，这些方法不能良好地调整，因为设计能够跟上日益增加的计算带宽的一致性互连和存储器层次结构提出若干挑战。

首先，增加计算核对总管芯尺寸施加压力。许多目前的高性能计算(HPC)和集成图形中央处理单元(CPU)设计要么已经在标线限制，要么由于成本约束而不能增加管芯尺寸。这为用于实现支持存储器带宽的增加所需的一致性互连缓冲器和队列留下非常小的可用的管芯上物理空间。其次，许多目前的CPU设计本身已经是功率非常受挑战的。将上述挑战与对将更多功率分配给计算元件而不是结构的强烈要求结合，很明显增加存储器带宽的关键在于更智能和更高效地使用当前架构设计中的现有的存储器资源，而不是试图创建更多的存储器资源。

附图说明

随着通过在结合所附附图时参考以下具体实施方式使本发明的前述多个方面和许多伴随的优点变得更好地被理解，本发明的前述多个方面和许多伴随的优点将更容易领会，其中，遍及各个视图，除非另外指定，否则相同的附图标记指相同的部件：

图1是示出用于实现本发明的实施例的示例性平台硬件或系统的高级视图的框图；

图2A是示出根据实施例的插槽的框图；

图2B是示出插槽的替代实施例的框图；

图3示出根据本发明的实施例的远程监听滤波器(“RSF”)的示例性实现方式；

图4是示出根据一个实施例的高速缓存和本地代理(“CHA”)实现方式的抽象高级视图的框图；

图5是示出根据实施例的用于实现CHA以执行对跟踪器条目的早的解除分配的操作和逻辑的流程图；

图6是基于现有技术的示出其中需要监听远程插槽的本地核的高速缓存行访问的消息流程图；

图7示出与其中不需要监听远程插槽的源自本地核的高速缓存行访问请求对应的消息流程图；

图8示出根据本发明的实施例的与请求表(“TOR”)中的跟踪器条目被早地解除分配的源自本地核的高速缓存行访问请求对应的消息流程图；

图9示出根据本发明的实施例的与TOR中的跟踪器条目未被早地解除分配的源自本地核的高速缓存行访问请求对应的消息流程图；

图10A是示出根据本发明的实施例的示例性有序流水线和示例性的寄存器重命名的乱序发布/执行流水线的框图；

图10B是示出根据本发明的实施例的要包括在处理器中的有序架构核的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核的框图；

图11是根据本发明的实施例的具有集成存储器控制器和图形器件的单核处理器和多核处理器的框图；

图12示出根据本发明的一个实施例的系统的框图；

图13示出根据本发明的实施例的第二系统的框图；