[发明专利]一种基于FPGA的动目标雷达散射截面测量方法

权利要求书

1.一种基于FPGA的动目标雷达散射截面测量方法，设定雷达向待测动目标发射线性调频信号s(t)为：

其中，T_p为脉冲宽度，f_c为载波频率，K为调频率，B为信号的带宽，采样频率为f_s，f_s≥1.2B，为：

在一个相参处理周期重复发送的脉冲数目为M，脉冲重复周期为T，待测动目标的最大尺寸为D，将雷达和待测动目标布置在一个中间无遮挡的外场环境，雷达和待测动目标之间的距离至少为雷达远场测试条件R_min，R_min≥2f_cD²/c,c为光速，雷达和待测动目标之间的最大距离为雷达最大不模糊距离R_max，R_max＝(T-T_p)×c/2，c为光速，待测动目标在雷达波束范围内以速度v背向雷达运动，获取到雷达回波数据后，其特征在于，采用FPGA实现动目标雷达散射截面测量，具体包括：

a、采用频域脉冲压缩模块对回波数据进行脉冲压缩处理，所述频域脉冲压缩模块包括FFT模块、匹配函数输出选择模块、FFT输出选择缓存模块、复数乘法器模块、取模模块、求最大值模块、IFFT模块和IFFT输出选择缓存模块；其中，

所述FFT模块用于接收采样到的雷达回波数据，将回波数据经过FFT后输出到FFT输出选择缓存模块；FFT模块采用FPGA片内的FFT IP核实现，设置FFT的处理点数ceil表示朝正无穷大方向取整，FFTIP核的工作时钟频率设为采样频率f_s，选择流水线型结构，并选择逆序输出以减少输出延迟时间；

所述FFT输出选择缓存模块用于将频域脉冲压缩的FFT模块输出的数据，以其输出的对应下标信号作为写地址，输出有效指示信号作为写使能信号，写到一块简单双端口RAM IP核中，在写完成时产生一个写完成脉冲信号，并发送到匹配函数输出选择模块；写完成的同时判断此时处理的是否是一个相参处理周期中第一个脉冲的回波数据，如果是，将简单双端口RAM IP核中的数据按顺序重复读出来τ_div次；如果不是，将简单双端口RAM IP核中的数据只读出来1次，最后将读出来的数据送到复数乘法器模块；

所述匹配函数输出选择模块用于在收到FFT输出选择缓存模块的写完成脉冲信号时，判断此时处理的是否是一个相参处理周期中第一个脉冲的回波数据，如果是，则将存储在ROM IP核中的τ_div个匹配函数的系数依次读取出来，并延迟若干时钟周期与FFT输出选择缓存模块的输出数据对齐，再送到复数乘法器模块；如果不是，则根据求最大值模块得到的最优匹配函数的序号，选择对应的ROM IP核的读地址范围，读出对应的匹配函数的系数，再送到复数乘法器模块；所述存储在ROM IP核中的τ_div个匹配函数的系数为：

将线性调频信号s(t)的匹配函数h(t)的时移τ等分成τ_div份，得到τ_div个匹配函数其对应的匹配函数序号为1～τ_div，为：

将这τ_div个匹配函数通过MATLAB做nfft点FFT，量化后依次存储到FPGA的一块片内单端口ROM IP核中，ROM深度设置为τ_div×nfft；

所述复数乘法器模块的两路输入数据分别来自匹配函数输出选择模块和FFT输出选择缓存模块，经过乘法处理后输出到IFFT模块；

所述IFFT模块用于对输入的数据进行IFFT，IFFT模块使用FPGA片内的FFT IP核实现；设置IFFT的处理点数为nfft，FFT IP核的工作时钟频率设为采样频率f_s，选择流水线型结构，并选择逆序输出以减少输出延迟时间；

所述取模模块的输入数据来自IFFT模块，取模模块完成如下运算：

其中，real表示回波数据的实部，imag表示回波数据的虚部，result表示计算出的回波数据的模值，取模模块使用FPGA片内的乘法器IP核，加法器IP核和平方根IP核实现；

所述求最大值模块的输入数据来自取模模块，求最大值模块输出一个相参处理周期中第一个脉冲的回波最大模值对应的距离单元序号max_cell_index1和匹配函数序号Hn_max及其指示信号，具体包括：判断处理的是否是一个相参处理周期中第一个脉冲的回波数据，如果是，就比较进入该模块的前后两个数据的大小，否则不进行比较；在处理一个相参处理周期中第M个脉冲的回波数据时将存储最大值的寄存器清零；

所述IFFT输出选择缓存模块的输入数据来自IFFT模块，IFFT输出选择缓存模块使用FPGA片内的τ_div块深度为nfft的简单双端口RAM IP核实现：

向简单双端口RAM IP核中写入数据时，先判断此时处理的是否是一个相参处理周期中第一个脉冲的回波数据，如果是，将IFFT输出数据依次写入τ_div块简单双端口RAM IP核中；如果不是，默认将IFFT输出数据写入其中一块固定简单双端口RAM IP核中；

写完成后，根据最大值模块输出的最优匹配函数序号Hn_max的指示信号作为开始读取的控制信号，读取时先判断此时处理的是否是一个相参处理周期中第一个脉冲的回波数据，如果是，再判断最优匹配函数序号Hn_max，选择与其对应的简单双端口RAM IP核，并将其中存储的IFFT输出数据读取出来；如果不是，直接将默认简单双端口RAM IP核中存储的IFFT输出数据读出来；

IFFT输出选择缓存模块的输出为频域脉冲压缩模块的输出；

b、采用恒虚警检测模块对步骤a中的数据进行检测，具体为根据步骤a中取模模块获得的回波数据的模值对目标进行判断，判定不存在目标时，通知频域脉冲压缩模块的所有下级模块使能拉低，重复步骤a处理下一个相参处理周期的回波数据；否则进入步骤c；

c、采用乒乓转置缓存模块对频域脉冲压缩模块输出的数据进行处理，所述乒乓转置缓存模块包括乒乓转置控制模块、RAM1模块和RAM2模块，采用按行写入，依列读出的方式，选用两片片内简单双端口RAM IP核，设置RAM IP核的位宽width＝log₂ M+log₂ N，深度其中N为每个脉冲重复周期的采样点数，N＝(T-T_p)×f_s，每片RAMIP核的高log₂ M位为行地址，低log₂ N位为列地址，则对频域脉冲压缩模块输出的数据进行处理的方法为：

c1、在写操作过程中，将M×N个数据全部写到其中一块RAM中，此过程中，列地址计数器先进行计数，当列地址计数器记得的值等于N-1时，行地址计数器加一，直到行地址计数器记得的值等于M-1，写完成后触发读操作，下一个相参处理周期的M×N个数据会被写到另一块RAM中，循环如上操作；

c2、在读操作过程中，先从RAM1中读取数据，行地址计数器先进行计数，当行地址计数器记得的值等于M-1时，列地址计数器加一，直到列地址计数器记得的值等于N-1，然后从RAM2中读取下一个相参处理周期的M×N个数据，循环如上操作；乒乓转置控制模块在读操作过程中，当读操作过程中的列地址等于第一个脉冲的回波最大模值对应的距离单元序号max_cell_index1时，将其对应列的M个数据单独读取出来，送到chirp-z变换模块，所述chirp-z变换模块包括1个FFT模块、1个IFFT模块、1个复数乘法器模块和3个直接数字式频率合成器，其中FFT模块、IFFT模块、复数乘法器模块与步骤a中频域脉冲压缩模块中的相同模块进行复用；

d、采用动目标检测模块读取乒乓转置缓存模块中的数据，所述动目标检测模块用于对相参回波脉冲串进行匹配滤波，实现对回波的相参积累；

e、将动目标检测模块的输出数据进行取模处理，取模方式同步骤a中取模模块；

f、比较步骤e中取模模块输出的前后两个数据的大小，求出一个相参处理周期回波最大幅值所对应的脉冲重复周期序号max_PRT_index；

g、根据获得的脉冲重复周期序号max_PRT_index，获取chirp-z变换模块中直接数字式频率合成器的参数，设3个直接数字式频率合成器的参数为K'₀和△K'，具体方法为：

将参数和的值预存到FPGA内；

其中，2^w1为ROM的存储深度，f_{sys_clk}为系统时钟频率；

对第一个直接数字式频率合成器：

计算出DDS_cof1与(max_PRT_index-2)的乘积，得到参数K'₀₁；△K'₁＝DDS_cof2；

对第二个直接数字式频率合成器：

K'₀₂＝0；△K′₂＝-DDS_cof2；

对第三个直接数字式频率合成器：

K'₀₃＝0；△K′₃＝DDS_cof2；

chirp-z变换模块根据获得的参数，对乒乓转置缓存模块输入的数据进行处理；

h、将chirp-z模块的输出数据送到取模模块中，求取模值，取模方式同步骤a中取模模块；

i、将求取模值后的数据送到求最值模块，最大值寄存器初始值为“0”，每个相参处理周期清零一次，比较求取模值后的数据和最大值寄存器中的数据，将最大值更新到最大值寄存器中，直至L1个数据比较完成，得到最大幅值Yr；

j、根据获得的最大幅值Yr计算待测动目标的雷达散射截面，即σ的值，具体为：

j1、将参数和的值预存到FPGA内，其中，c为光速，Y₀为接收机幅度值，R₀为在暗室环境中雷达与金属标定体的距离，σ₀为金属标定体的RCS值；

j2、调用FPGA内部的乘法器和加法器IP核计算出动目标距离雷达的精确距离Rr的值,Rr＝rcs_cof1×(max_cell_index1×τ_div+Hn_max-1)，其中max_cell_index1和Hn_max分别为步骤a中一个相参处理周期中第一个脉冲的回波最大模值对应的距离单元序号和匹配函数序号；

j3、调用FPGA内部的乘法器IP核计算出待测动目标的雷达散射截面：