[发明专利]导航雷达的信号与数据处理终端

权利要求书

1.一种导航雷达的信号与数据处理终端，其特征在于：包括A/D采样器、静态随机存储器SRAM、非易失性存储器 FLASH、可编程逻辑器件FPGA、ARM处理器、以太网控制器、扩展接口、LCD显示屏和按键控制电路；

A/D采样器的数字信号输出端和采样时钟输入端分别与可编程逻辑器件FPGA的数据端和时钟输出端相连；

静态随机存储器SRAM的数据端和地址端分别与可编程逻辑器件FPGA的数据端和地址端相连；

以太网控制器的数据端和控制端分别与可编程逻辑器件FPGA的数据端和控制端相连，扩展接口与可编程逻辑器件FPGA的GPIO接口相连；

非易失性存储器FLASH的数据端和地址端分别与ARM处理器的数据端和地址端相连，可编程逻辑器件FPGA与ARM处理器的外总线相连；

ARM处理器与LCD显示屏和按键控制电路进行串口连接。

2.根据权利要求1所述的一种导航雷达的信号与数据处理终端，其特征在于：并行的LCD显示屏采用并行LVDS方式与ARM处理器连接。

3.一种应用于导航雷达的信号与数据处理的方法，其特征在于：包括以下步骤：

步骤一，启动雷达单元与终端建立数据互连，终端接收来自雷达单元的同步信号、角度信号和回波信号；

步骤二，终端通过A/D采样器将接收机输出的中频输出信号转化为数字信号,并送向可编程逻辑器件FPGA；

步骤三，可编程逻辑器件FPGA对收到的回波强度信息进行处理，并进行异常处理，异常处理包括杂波抑制；

步骤四，可编程逻辑器件FPGA将处理完毕的信号与ARM处理器进行数据交互；

步骤五，ARM处理器对回波信号进行滤波处理，并将信号通过外接的LCD显示屏进行显示，通过ARM处理器外接的按键模块进行控制信息的输入，对ARM处理器内的数据进行计算并反馈到雷达单元，从而实现对雷达单元的控制。

4.根据权利要求3所述的一种应用于导航雷达的信号与数据处理的方法，其特征在于：步骤三的杂波抑制包括对回波的门限处理，门限处理即对野值进行检测，检测出野值后进行野值剔除，再对回波进行CFAR恒虚警处理。

5.根据权利要求4所述的一种应用于导航雷达的信号与数据处理的方法，其特征在于：步骤三中包括对经过CFAR恒虚警处理完毕后的回波信号进行STC距离增益控制，与同步信号对应，对距离较近的较强回波信号进行衰减，对距离较远的较弱回波信号不进行衰减，根据时间与距离函数控制衰减量。

6.根据权利要求5所述的一种应用于导航雷达的信号与数据处理的方法，其特征在于：步骤三包括抽取处理，对回波异常处理完毕后，对于较大的数据量的采样序列进行适当的抽取。

7.根据权利要求6所述的一种应用于导航雷达的信号与数据处理的方法，其特征在于：步骤四中可编程逻辑器件FPGA与ARM处理器之间包括数据交换，可编程逻辑器件FPGA将处理完的回波信号形成特定的数据存储区块，ARM通过地址总线与数据总线读写存储区块中的信息。

8.根据权利要求7所述的一种应用于导航雷达的信号与数据处理的方法，其特征在于：步骤四中包括循环检测，用于对数据包丢失现象进行处理，数据包上计数器进行连续计数，每读一次得到一个N值，未出现丢包时，满足N-（N-1）=1，不满足时，即出现丢包现象，对该次丢包进行记录，当丢包现象占比较多时，实现报警。

9.根据权利要求8所述的一种应用于导航雷达的信号与数据处理的方法，其特征在于：步骤五中滤波处理包括跟踪处理，跟踪处理通过回波对目标的航路进行预测，判定目标的速度矢量、位置信息与距离，从而实现撞击预警。

10.根据权利要求3所述的一种应用于导航雷达的信号与数据处理的方法，其特征在于：步骤五涉及通讯处理，包括用于对外与对雷达交互的网络通讯、串口通讯，串口通讯使用异步串行通信。