[发明专利]存储器及其工作方法和形成方法

说明书

一种存储器及其工作方法和形成方法，其中，所述存储器包括：衬底；位于所述衬底中的第一阱区，所述第一阱区中具有第一掺杂离子；位于所述第一阱区顶部表面的第二阱区，所述第二阱区中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；位于所述第二阱区表面的栅极结构；位于所述栅极结构一侧的第二阱区中的掺杂区，所述掺杂区中具有第三掺杂离子，所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。所述存储器结构简单，集成度较高。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种存储器及其工作方法和形成方法。

背景技术

随着信息技术的发展，存储信息量急剧增加。存储信息量的增加促进了存储器的飞速发展，同时也对存储器的性能提出了更高的要求。

由于静态存储器(SRAM)不需要刷新电路即能保存它内部存储的数据，功耗较小，使得SRAM的应用越来越广泛。传统的SRAM的存储单元一般由六个MOS晶体管或四个MOS晶体管组成，存储单元中MOS晶体管的数量较多，导致MOS晶体管的体积较大。为了减小存储器的体积，提高集成度，提出了一种单晶体管静态存储器(1T SRAM)。

然而，现有的单晶体管静态存储器的集成度仍然较低。

发明内容

本发明解决的问题是提供一种存储器及其工作方法和形成方法，能够提高存储器的集成度。

为解决上述问题，本发明提供一种存储器，包括：衬底；位于所述衬底中的第一阱区，所述第一阱区中具有第一掺杂离子；位于所述第一阱区顶部表面的第二阱区，所述第二阱区中具有第二掺杂离子，所述第二掺杂离子与所述第一掺杂离子的导电类型相反；位于所述第二阱区表面的栅极结构；位于所述栅极结构一侧的第二阱区中的掺杂区，所述掺杂区中具有第三掺杂离子，所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。

可选的，所述第一掺杂离子为N型离子，所述第二掺杂离子为P型离子，所述第三掺杂离子为N型离子；或者，所述第一掺杂离子为P型离子，所述第二掺杂离子为N型离子，所述第三掺杂离子为P型离子。

可选的，所述存储器包括多个存储单元，所述存储单元包括：所述第一阱区、第二阱区、栅极结构和所述掺杂区。

可选的，还包括：位于相邻存储单元的第二阱区之间的隔离结构。

可选的，多个存储单元排列为存储阵列；所述存储器还包括：与所述栅极结构电连接的字线；与所述掺杂区电连接的位线；所述存储阵列中同一行的存储单元的栅极结构通过同一字线相互电连接；所述存储阵列中同一列的存储单元的掺杂区通过同一位线相互电连接。

相应的，本发明技术方案还提供一种存储器的工作方法，包括：提供存储器，所述第二阱区悬空；使所述第一阱区连接第一电位，所述第一电位使所述第一阱区与第二阱区之间的PN结反向偏置；对所述存储器进行写入操作，所述写入操作的方法包括：对所述掺杂区施加第二电位；对所述栅极结构施加第三电位，所述第三电位与第二电位的正负相同；所述写入操作之后，对所述存储器进行读取操作，所述读取操作的方法包括：对所述掺杂区施加第一读取电位，所述第一读取电位使掺杂区与第二阱区之间的PN结正向偏置；对所述栅极结构施加第二读取电位，所述第二读取电位与第一读取电位的正负相反；对所述掺杂区施加第一读取电位之后，对所述栅极结构施加第二读取电位之后，通过所述掺杂区中的读取电流获取读取数据。

可选的，所述第一掺杂离子为N型离子，所述第一电位大于零；或者，所述第一掺杂离子为P型离子，所述第一电位小于零。

可选的，当所述第一掺杂离子为N型离子时，所述第一电位为1.8V～2.2V；所述第二电位为0.7V～0.9V，所述第三电位为0.7V～0.9V；或者，所述第二电位为-0.55V～-0.45V，所述第三电位为-0.55V～-0.45V。