[发明专利]半导体装置封装及制造半导体装置封装的方法

说明书

本发明的至少一些实施例涉及一种用于封装半导体装置的衬底。所述衬底包含第一介电层，其具有第一表面及与所述第一表面相对的第二表面；第一经图案化导电层，其邻近于所述第一介电层的所述第一表面；第二经图案化导电层，其邻近于所述第一介电层的所述第二表面且电连接到所述第一经图案化导电层，以及外部连接垫，其从顶部表面到底部表面渐缩。所述第二经图案化导电层包含垫及邻近于所述垫的迹线。所述外部连接垫安置在所述第二经图案化导电层的所述垫上。所述外部连接垫的底部宽度大于或等于所述第二经图案化导电层的所述垫的宽度。

技术领域

本发明涉及一种用于半导体装置封装的衬底，且涉及一种具有从顶部表面到底部表面变窄或渐缩且安置在经图案化导电层的垫上的外部连接垫的衬底。

背景技术

随着半导体装置封装过程的小型化，衬底中的经图案化导电层(例如，垫或迹线)的数量与宽度/节距可变小。此可能存在一些挑战，例如不对准问题、桥接/短路问题、厚度问题或其它问题。

发明内容

在一些实施例中，根据一个方面，衬底包含第一介电层，其具有第一表面及与所述第一表面相对的第二表面；第一经图案化导电层，其邻近于所述第一介电层的所述第一表面；第二经图案化导电层，其邻近于所述第一介电层的所述第二表面且电连接到所述第一经图案化导电层，以及外部连接垫，其从顶部表面到底部表面渐缩。所述第二经图案化导电层包含垫及邻近于所述垫的迹线。所述外部连接垫安置在所述第二经图案化导电层的所述垫上。所述外部连接垫的底部宽度大于或等于所述第二经图案化导电层的所述垫的宽度。

在一些实施例中，根据另一方面，半导体装置封装包含衬底、半导体装置及连接元件。所述衬底包含第一介电层，其具有第一表面及与所述第一表面相对的第二表面；第一经图案化导电层，其邻近于所述第一介电层的所述第一表面；第二经图案化导电层，其邻近于所述第一介电层的所述第二表面且电连接到所述第一经图案化导电层，以及外部连接垫，其从顶部表面到底部表面渐缩。所述第二经图案化导电层包含垫及邻近于所述垫的迹线。所述外部连接垫安置在所述第二经图案化导电层的所述垫上。所述外部连接垫的底部宽度大于或等于所述第二经图案化导电层的所述垫的宽度。所述半导体装置安置在所述衬底上且电连接到所述衬底的所述外部连接垫。所述连接元件经安置成邻近于所述第一介电层的所述第一表面且电连接到所述第一经图案化导电层。

在一些实施例中，根据另一方面，用于制造半导体装置封装的方法包含：提供具有第一表面及与所述第一表面相对的第二表面的第一介电层；形成邻近于所述第一介电层的所述第一表面的第一经图案化导电层；形成邻近于所述第一介电层的所述第二表面且电连接到所述第一经图案化导电层的第二经图案化导电层，所述第二经图案化导电层包含垫及邻近于所述垫的迹线；在所述第二经图案化导电层的所述垫上形成外部连接垫，其中所述外部连接垫从顶部表面到底部表面渐缩，且所述外部连接垫的底部宽度大于或等于所述第二经图案化导电层的所述垫的宽度；通过互连元件将半导体装置安置在所述外部连接垫上；及将连接元件安置在所述第一经图案化导电层上。

附图说明

图1A说明根据本发明的一些实施例的衬底的横截面视图。

图1B说明根据本发明的一些实施例的外部连接垫的布置的横截面视图。

图1C说明根据本发明的一些实施例的外部连接垫的布置的横截面视图。

图2A说明根据本发明的一些实施例的衬底的横截面视图。

图2B说明根据本发明的一些实施例的外部连接垫的布置的横截面视图。

图2C说明对应于本发明的一些实施例的角度表。

图3A说明根据本发明的一些实施例的衬底的横截面视图。

图3B说明根据本发明的一些实施例的外部连接垫的布置的横截面视图。

图3C说明对应于本发明的一些实施例的角度表。