[发明专利]用于不匹配信号接收器的时序控制

说明书

有I/O接口的设备包括匹配至不匹配的接收器电路的时钟分配路径的复制时钟分配路径。设备可以监视复制路径中的延迟变化，并响应于复制路径中检测到的延迟变化调整真实时钟分配路径中的延迟。接收器电路包括处于不匹配配置的数据路径和时钟分配网络。环振荡器电路包括匹配到真实时钟分配网络的复制时钟分配网络。因此，所检测到的复制时钟分配网络的延迟变化指示真实时钟分配网络中的延迟变化，这个变化可以被相应地补偿。

本申请是PCT国际申请号为PCT/US2014/045091、国际申请日为2014年7月1日、进入中国国家阶段的申请号为201480031493.3，题为“用于不匹配信号接收器的时序控制”的发明专利申请的分案申请。

相关申请

本申请是基于2013年7月1日提交的美国临时专利申请No.61/841,857的非临时申请，并要求该临时申请的优先权权益。临时申请No.61/841,857号通过引用结合于此。

技术领域

本发明的实施例一般地涉及存储器设备写，并更具体地涉及用于不匹配架构中的存储器设备写的时序控制。

版权通告/许可

本专利文档公开内容的一部分可能包含受版权保护的材料。版权所有者不反对任何人如其出现在(美国)专利商标局专利文件或记录中那样对该专利文献或专利公开的复制，否则保留所有版权。版权通告应用于如下所述的和如所附图中的所有数据，以及应用于以下所述的任何软件：英特尔公司2013版权，保留所有权利。

背景技术

主平台上的组件之间的通信对于电子设备的操作是必要的。然而，各种情况(诸如温度改变和电压变化)会影响组件之间的高速通信的时序。一般而言，不同组件间的通信可以称为输入/输出(I/O)，并通常由标准(例如，存储器子系统的组件之间的标准)管控。I/O标准可以涉及用于I/O功率、I/O等待时间、和I/O频率的性能特性。I/O性能设置的标准或名义值被设为用于兼容性和互操作性的可以跨不同系统达到的值。通常在功率和等待时间之间存在折衷。因此，使用严格的时序参数可以降低功率，但导致I/O等待时间更多地被温度、电压和工艺变化负面地影响。

在存储器子系统中，使用匹配的架构是普遍的，其中数据路径(DQ)和数据选通路径(DQS)二者都是由匹配的连续时间放大器放大的。图1A是已知匹配的接收器电路的框图。在匹配的架构102中，选通路径的放大器124匹配数据路径的放大器122。数据路径包括随内部Vref信号110输入到放大器122中的数据输入DQ[7:0]。数据选通路径包括用于差分接收器的输入，其中DQS_P表示正差分信号，且DQS_N表示负差分信号。放大器124反馈到时钟分配网络130中，该时钟分配网络130提供网络以将时钟信号同时分配给多个接收设备。具体示出的是去向取样电路140的元件142和144的信号。

使用不匹配的架构可以对比使用匹配的架构提高接收器的功率和性能。图1B是已知不匹配的接收器电路的框图。在不匹配的架构104中，数据(DQ)电压直接在连接片(pad)上取样。在被取样之后，系统可以放大信号而没有匹配的架构102所需要的严格的时序限制。即，放大可以在整个单元间隔(UI)或可能更多期间发生。因此，不匹配接收器的增益/带宽要求比匹配的接收器的增益/带宽要求低。如所解说的，DQ[7:0]和内部Vref 110被直接反馈给取样电路160的元件162和164。DQS路径仍要求连续时间放大器(放大器126)，但DQS上的摇摆通常比DQ上的摇摆大，这意味着可以使用较低的增益放大器126，因为它不需要匹配到数据路径中的高增益放大器。