[发明专利]一种基于INTEL AVX指令集的浮点峰值计算吞吐测试方法

说明书

本发明公开了一种基于INTEL AVX指令集的浮点峰值计算吞吐测试算法，包括以下步骤：步骤1：AVX 128Bit ADD/Sub；步骤2：AVX 128bit Mul；步骤3：AVX 128Bit FMA；步骤4：AVX 128Bit ADD+Mul；步骤5：AVX 256Bit ADD/Sub；步骤6，AVX 256Bit Mul；步骤7，AVX 256Bit FMA；步骤8，AVX 256Bit ADD+Mul；步骤9，AVX 512Bit ADD/Sub；步骤10，AVX 512Bit Mul；步骤11，AVX 512Bit ADD+Mul；步骤12，AVX 512Bit FMA；步骤13，计算过程自动迭代和纳秒级计时；步骤14，针对不同处理器架构；步骤15，单线程测试+多线程调用；步骤16，显示出测试结果。本发明在尽可能短的测试时间下，可针对目前主流X86处理器的向量计算能力做出评估，帮助研究人员快速确定该架构处理器在SIMD吞吐中的设计，找到其基本计算能力的侧重点和性能峰值点。

技术领域

本发明涉及浮点算法领域，具体为一种基于INTEL AVX指令集的浮点峰值计算吞吐测试方法。

背景技术

过去，主流CPU通过提高每秒指令执行次数来提高CPU在单位时间内的计算能力，通常每个时钟周期执行一条指令完成一次计算，但随着计算的复杂度增加，CPU内部引入了流水线执行的方式，即将一个完整的指令执行步骤拆分成多个步骤，由各个寄存器按流水线的形式分别完成，每个时钟周期同样完成一次操作，只要流水线能稳定运行下去，依旧可以做到近似一个时钟周期有一条指令完成，这种一个时钟周期完成一条指令的形式，也被称为标量处理器。

但随着CPU每秒时钟周期数不断提高，也就是CPU主频不断提高，要想继续提升主频就相当困难了，于是在CPU内加入多个指令执行流水线，做到同时有多个流水线在几乎同时进行指令执行的流水工作，在受到缓存缺失，分支预测失败等情况的影响下，依旧能实现每个时钟周期平均执行超过一条指令的微处理器，也被称为超标量流水线架构。

标量或是超标量处理器，都没有解决一个问题，那就是仍然是一条计算指令实现一次数值计算，但随着单纯增加执行单元对功耗发热的影响越来越大，CPU的计算性能发展为多线程并发与SIMD并行两种思路，多线程仍然没有改变指令层面的执行，仍旧是提高单位时间内指令执行的数量，而SIMD则改变了过去指令执行的基本思想，引入了向量(矢量)计算的概念。

过去无论计算8位/16位/32位抑或其他数据类型的计算，一次指令执行往往就是一组数值的计算，如1+1,2X2，1.00001X1.000001等，而SIMD指令集则提供了一条指令同时执行多组数值计算的可能，如定义数据类型为32位浮点(单精度浮点)。

而有4组数值计算，如A+B,C+D,E+F,G+H，分别将A,C,E,G装入一个128bit SIMD寄存器，B,D,F,H装入另一个128bit SIMD寄存器，然后这两个寄存器相加的指令操作就完成了4次32位浮点计算，也就大大提高了计算效率，如图1所示。

随着CPU的发展，如今向量指令集的位宽也在不断增大，支持的直接指令操作也在不断增加，不同数据类型之间的数据对齐支持，浮点数与整数数据的转换都越来越方便，X86CPU上从MMX到SSE再到AVX，如今AVX512指令集可支持512bit寄存器，同时打包8个64位(双精度浮点)浮点数和16个32位(单精度浮点数)，同时为应对一些混合计算如乘法加法并存的计算，引入了FMA(Fused multiply Add)融合乘加指令，如FMA3指令可实现三操作数的融合乘加指令，即完成单指令A＝(A+B)*C的计算(A,B,C三个操作数)，抑或四操作数的FMA4指令，即A＝(B+C)*D的计算(A,B,C,D为四个操作数)。