[发明专利]补偿码间串扰的方法、电路及调制器

说明书

本发明提供用于补偿码间串扰的方法、电路及调制器。所述方法包括：在第一时间间隔中生成具有第一数量转变的第一数据流，以及确定在第一时间间隔中输出的逻辑0和/或逻辑1的第一数量；在第二时间间隔中生成具有第二数量转变的第二数据流，以及确定在第二时间间隔中输出的逻辑0和/或逻辑1的第二数量；通过将第一数量的逻辑0和/或逻辑1与第二数量的逻辑0和/或逻辑1比较，确定表示码间串扰的值；以及基于所述值补偿电路的码间串扰。通过本发明，能够补偿Δ‑∑ADC的码间串扰，使得Δ‑∑ADC的性能得以提升，降低转换错误。

技术领域

本发明涉及Δ-∑模数转换器(delta-sigma analog-to-digital converter，Δ-∑ADC)。

背景技术

Δ-∑ADC使用积分器(integrator)和反馈回路来滤除低频噪声，从而提高信噪比。一些Δ-∑ADC在反馈回路中包括1比特数模转换器(digital-to-analog converter，DAC)。其他Δ-∑ADC可以包括多比特DAC。这些DAC通常提供更高数字化的解决方案。

发明内容

本发明提供了用于补偿码间串扰的方法、电路及调制器，以减少Δ-∑ADC中的码间串扰。

本发明提供了一种补偿码间串扰的方法，该方法包括：在第一时间间隔中使电路生成具有第一数量转变的第一数据流，以及确定在所述第一时间间隔中所述电路输出的逻辑0和/或逻辑1的第一数量；在第二时间间隔中使得所述电路生成具有第二数量转变的第二数据流，以及确定在所述第二时间间隔中所述电路输出的逻辑0和/或逻辑1的第二数量；通过将第一数量的逻辑0和/或逻辑1与第二数量的逻辑0和/或逻辑1比较，确定表示码间串扰的值；以及基于所述值补偿所述电路的码间串扰。

本发明提供了一种对码间串扰进行补偿的电路，所述电路包括：积分器；N比特量化器，耦合到所述积分器的输出，其中N大于或等于1；反馈回路，耦接到所述N比特量化器的输出与所述积分器的输入之间，所述反馈回路包括一个或多个数模转换器；补偿电路，耦接到所述一个或多个数模转换器；以及控制电路，被配置为测量在所述一个或多个数模转换器中出现的码间串扰并且基于所述码间串扰控制所述补偿电路。

本发明提供了一种调制器，所述调制器包括：转换路径，包括积分器和耦接到所述积分器的输出端的N比特量化器，其中N大于或等于1；感测路径，包括1比特量化器；复用器，耦接所述转换路径和所述感测路径，用于在转换阶段激活所述转换路径和在感测阶段激活所述感测路径；反馈回路，耦接在所述复用器与所述积分器的输入端之间，所述反馈回路包括一个或多个数模转换器；以及补偿电路，耦接到所述一个或多个数模转换器。

通过本发明，能够补偿Δ-∑ADC的码间串扰，使得Δ-∑ADC的性能得以提升，降低转换错误。

在结合附图阅读本发明的实施例的以下详细描述之后，本发明的各种目的、特征和优点将是显而易见的。然而，这里使用的附图仅以解释说明为目的，而不应被视为本发明的限制。

附图说明

在浏览了下文的具体实施方式和相应的附图后，本领域技术人员将更容易理解上述本发明的目的和优点。

图1A是Δ-∑ADC的框图。

图1B例示了示例的多级Δ-∑调制器。

图1C例示了产生码间串扰的方式。

图2例示了操作Δ-∑ADC的代表性方法200。

图3例示了根据一些实施方式的代表性Δ-∑调制器。

图4A例示了用于生成不同数量的转变的第一代表性电路。

图4B例示了用于感测码间串扰的第二代表性电路。

图4C和图4D分别示例了用于感测码间串扰的第三和第四代表性电路。