[发明专利]半导体器件及其制造方法

说明书

本公开涉及半导体器件及其制造方法。在一个实施例中，本公开涉及制造半导体器件的方法，该方法可以包括：(a)提供衬底；(b)在衬底上形成半导体层；(c)对所述半导体层的第一半导体区域进行N型掺杂；(d)对所述半导体层的第二半导体区域进行P型掺杂；(e)将第二半导体区域去除预定高度d；(f)对N型掺杂的第一半导体区域和去除预定高度d后的P型掺杂的第二半导体区域同时进行图案化，以分别形成N型栅极和P型栅极。

技术领域

本公开涉及半导体领域，具体来说，涉及半导体器件及其制造方法。

背景技术

在半导体工艺中，由于N型半导体栅极和P型半导体栅极的刻蚀速度不同，因此存在N/P栅极形貌差异。因此，本领域中一直存在对具有改善的N/P栅极形貌差异的需求。

发明内容

本公开的一个目的是提供一种本领域的新技术。

根据本公开的第一方面，提供了一种制造半导体器件的方法，包括：提供衬底；在衬底上形成半导体层；对所述半导体层的第一半导体区域进行N型掺杂；对所述半导体层的第二半导体区域进行P型掺杂；将第二半导体区域去除预定高度d；对N型掺杂的第一半导体区域和去除预定高度d后的P型掺杂的第二半导体区域同时进行图案化，以分别形成N型栅极和P型栅极。

根据本公开的第二方面，提供了一种半导体器件，包括衬底；衬底上的N型掺杂的半导体材料形成的N型栅极，N型栅极的高度为d1；衬底上的P型掺杂的半导体材料形成的P型栅极，P型栅极的高度为d2；其中d2比d1小预定高度d，其中预定高度d对应于当对高度都为d1的所述N型掺杂的半导体材料和所述P型掺杂的半导体材料同时进行刻蚀时，当所述N型掺杂的半导体材料被刻蚀完成时所述P型掺杂的半导体材料还剩余的高度。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1A-图1D是示出现有技术中的形成N型栅极和P型栅极时存在的问题的示意图。

图2示出了根据本公开示例性实施例的半导体器件制造方法的流程图。

图3A-图3F分别示出了在根据本公开一个示例性实施例来制造半导体器件的一个方法示例的各个步骤处的器件截面示意图。

图4A-图4F分别示出了在根据本公开另一个示例性实施例来制造半导体器件的一个方法示例的各个步骤处的器件截面示意图。

图5A-图5F分别示出了在根据本公开又一个示例性实施例来制造半导体器件的一个方法示例的各个步骤处的器件截面示意图。

图6A-图6F分别示出了在根据本公开又另一个示例性实施例来制造半导体器件的一个方法示例的各个步骤处的器件截面示意图。

图7A-图7J分别示出了在根据本公开一个具体示例来制造半导体器件的一个方法示例的各个步骤处的器件截面示意图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。

具体实施方式