[发明专利]一种基于数据压缩技术的时间序列信号存储测试装置及方法在审
| 申请号： | 201810026072.1 | 申请日： | 2018-01-11 |
| 公开（公告）号： | CN108198585A | 公开（公告）日： | 2018-06-22 |
| 发明（设计）人： | 周继昆;张荣;邓婷 | 申请（专利权）人： | 中国工程物理研究院总体工程研究所 |
| 主分类号： | G11C11/22 | 分类号： | G11C11/22;G11C29/40 |
| 代理公司： | 北京天奇智新知识产权代理有限公司 11340 | 代理人： | 杨春 |
| 地址： | 621908*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 数据压缩技术 存储测试装置 时间序列信号 算法 数据压缩存储 测量精度高 存储器容量 电子学系统 嵌入式存储 动作信号 减少装置 数据存储 携带方便 体积小 功耗 存储 测试 记录 | ||
1.一种基于数据压缩技术的时间序列信号存储测试装置，其特征在于，包括：
光电隔离器，用于将输入的多通道时间序列信号转换为标准电平数字信号；
CPLD器件，与所述光电隔离器连接，用于读取标准电平数字信号的高低电平，并将读取到的高低电平按数据压缩算法进行编码；
铁电存储器，与所述CPLD器件连接，用于存储编码后的数据；
数据回读模块，与所述CPLD器件连接，用于将存储的数据传输到上位机，由上位机对时间序列信号进行恢复还原并显示。
2.根据权利要求1所述的基于数据压缩技术的时间序列信号存储测试装置，其特征在于，所述数据回读模块包括稳压芯片U8，以及与所述稳压芯片U8连接的USB接口芯片U12和USB接口P5。
3.根据权利要求2所述的基于数据压缩技术的时间序列信号存储测试装置，其特征在于，所述USB接口芯片U12采用FT245BM芯片，所述稳压芯片U8采用AI C117；所述USB接口P5的引脚2通过电阻R11连接USB接口芯片U12的引脚7，所述电阻R11通过电阻R12连接USB接口芯片U12的引脚5；所述USB接口P5的引脚4通过电感连接稳压芯片U8的输入端，且同时连接到USB接口芯片U12的引脚26和引脚13；稳压芯片U8的输出端连接USB接口芯片U12的引脚30；所述USB接口P5的引脚1接地且通过电容C16连接USB接口P5的引脚4；所述USB接口P5的引脚3通过电阻R10连接USB接口芯片U12的引脚8。
4.根据权利要求1所述的基于数据压缩技术的时间序列信号存储测试装置，其特征在于，所述铁电存储器型号为FM22L16。
5.根据权利要求1所述的基于数据压缩技术的时间序列信号存储测试装置，其特征在于，所述光电隔离器采用TLP521光耦合器。
6.一种基于数据压缩技术的时间序列信号存储测试方法，其特征在于，基于权利要求1至5中任一项所述的存储测试装置，包括以下步骤：
(1)光电隔离器将输入的多通道时间序列信号转换为标准电平数字信号；
(2)CPLD器件读取标准电平数字信号的高低电平，并将读取到的高低电平按数据压缩算法进行编码；
(3)铁电存储器存储编码后的数据；
(4)数据回读模块将存储的数据传输到上位机，由上位机对时间序列信号进行恢复还原并显示。
7.根据权利要求6所述的基于数据压缩技术的时间序列信号存储测试方法，其特征在于，所述步骤(2)的具体方法为：
当CPLD收到零时刻触发信号时，开始对各通道时间序列信号进行采样；
CPLD以10KHz的采样频率对各通道时间序列信号进行边沿跳变检测，将跳变时刻对应的时间和信号的逻辑值写入铁电存储器；其中跳变时刻的时间是相对于零时刻的时间。
8.根据权利要求7所述的基于数据压缩技术的时间序列信号存储测试方法，其特征在于，所述铁电存储器中地址为0x0000和0x0001的存储单元存储总时间，其中0x0000为时间低位，0x0001为时间高，其余每次信号跳变时依次占用3个存储单元。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国工程物理研究院总体工程研究所，未经中国工程物理研究院总体工程研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810026072.1/1.html，转载请声明来源钻瓜专利网。
