[发明专利]静电保护电路

说明书

本发明提供一种静电保护电路。本发明的静电保护电路包括信号线以及与信号线对应的ESD器件。所述ESD器件包括设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管，所述ESD器件中，设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管均为多个，通过增加静电释放路径或者降低静电释放时产生的电流，从而有效地提升了静电保护电路的抗静电能力。

技术领域

本发明涉及显示技术领域，尤其涉及一种静电保护电路。

背景技术

在薄膜晶体管液晶显示面板(Thin Film Transistor Liquid Crystal Display，TFT-LCD)及有源矩阵有机发光二极管(Active-matrix organic light emitting diode，AMOLED)显示面板的制作及运输过程中，容易产生静电放电(Electro-Static Discharge，ESD)现象。静电放电发生时，在很短的时间内产生很大的电流，一旦静电放电电流流经半导体集成电路，通常会造成静电损伤，导致绝缘介质的击穿，引起薄膜晶体管阈值电压漂移或者栅极和源极的短路。除非有适当的放电途径，否则静电荷累积到一定程度而放电时，会破坏显示面板内的部分像素结构，造成显示不良，甚至造成整个显示面板的损坏，因此现有的显示面板中设有静电保护器件(简称ESD器件)，防止静电放电对各信号线造成的损伤。

如图1所示，为现有的一种静电保护电路的电路图，该种静电保护电路中，对应一条信号线100设置一个ESD器件200，该ESD器件200由一个N型TFT 10和一个P型TFT T20组成，N型TFT T10的栅极与漏极短接，均恒压低电位VGL，源极电性连接信号线100；P型TFTT20的栅极与漏极短接，均接入恒压高电位VGH，源极电性连接信号线100。当信号线100上正的静电电荷累积到一定程度使得P型TFT T20的源极的电位高于所述恒压高电位VGH时，所述P型TFT T20导通来对静电放电；当信号线100上的负的静电电荷累积到一定程度使得N型TFT T10的源极的电位低于所述恒压低电位时VGL时，所述N型TFT T10导通来对静电放电。

如图2所示，为现有的另一种静电保护电路的电路图，该种静电保护电路中，对应一条信号线100设置一个ESD器件200’，该ESD器件200’由第一N型TFT T30与第二N型TFTT40串联组成，第一N型TFT T30的栅极与漏极短接，均接入恒压低电位VGL，源极电性连接信号线100；第二N型TFT T40的栅极与漏极短接，均电性连接信号线100，源极接入恒压高电位VGH。当信号线100上正的静电电荷积累到一定程度使得第二N型TFT T40的栅极的电位高于所述恒压高电位VGH时，所述第二N型TFT T40导通对静电放电；当信号线100上负的静电电荷积累到一定程度使得第一N型TFT T30的源极的电位低于所述恒压低电位时，所述第一N型TFT T30导通来对静电放电。

上述两种静电保护电路中，静电只能通过向恒压低电位VGL及恒压高电位VGH放电，并且需要避免静电释放过程中对面板造成的损伤，因此ESD器件中的薄膜晶体管的尺寸需要制作得较大。

发明内容

本发明的目的在于提供一种静电保护电路，具有较强的抗静电能力，应用于显示面板中时能够有效降低显示面板受到的静电损伤。

为实现上述目的，本发明首先提供一种静电保护电路，包括信号线以及与信号线对应的ESD器件；

所述ESD器件将信号线与恒压高电位、恒压低电位和接地端连接；或者，所述ESD器件将信号线与恒压高电位、恒压低电位连接；

所述ESD器件包括设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管，所述ESD器件中，设置在信号线与恒压高电位之间的连接路径上及信号线与恒压低电位之间的连接路径上的薄膜晶体管均为多个。