[发明专利]半导体结构及其形成方法有效
| 申请号： | 201810029722.8 | 申请日： | 2018-01-12 |
| 公开（公告）号： | CN110034022B | 公开（公告）日： | 2022-04-15 |
| 发明（设计）人： | 张焕云;吴健 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 徐文欣;吴敏 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 结构 及其 形成 方法 | ||
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有伪栅介质层，所述伪栅介质层表面具有伪栅极层，所述伪栅极层的侧壁具有侧墙，且所述侧墙位于所述伪栅介质层的表面，所述基底表面具有第一介质层，所述第一介质层覆盖侧墙的侧壁，且暴露出伪栅极层的顶部表面；
去除所述伪栅极层，在所述第一介质层内形成伪栅开口；
在所述伪栅开口的侧壁形成第一牺牲层；
以所述第一牺牲层为掩膜，去除所述伪栅开口底部的伪栅介质层，在所述侧墙和基底之间形成填充结构；
所述基底上具有鳍部和隔离层，所述隔离层的顶部表面低于鳍部的顶部表面，且覆盖鳍部的部分侧壁，所述伪栅介质层覆盖鳍部的部分侧壁和顶部表面，所述栅极层横跨所述鳍部；形成所述填充结构之后，所述形成方法还包括：去除所述第一牺牲层；去除所述第一牺牲层之后，在所述伪栅开口的侧壁以及鳍部的侧壁形成第二牺牲层；形成所述第二牺牲层之后，去除伪栅开口底部鳍部两侧的部分隔离层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅开口的宽度为：28纳米～32纳米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙的厚度为：6纳米～9纳米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的形成步骤包括：在所述第一介质层的顶部表面、以及伪栅开口的侧壁和底部表面形成第一牺牲膜；去除第一介质层和伪栅开口底部的第一牺牲膜，在所述伪栅开口的侧壁形成第一牺牲层。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一牺牲膜的材料包括：硅锗。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层在垂直于伪栅开口侧壁方向上的尺寸为：8纳米～10纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅介质层的材料包括：氧化硅，所述填充结构的材料包括：氧化硅。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的材料包括：硅锗；所述第二牺牲层在垂直于伪栅开口侧壁方向上的尺寸为：2纳米～4纳米。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述伪栅开口底部鳍部两侧的部分隔离层之后，所述形成方法还包括：在所述伪栅开口内形成栅极结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路新技术研发(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201810029722.8/1.html，转载请声明来源钻瓜专利网。
- 上一篇：蚀刻方法和蚀刻装置
- 下一篇：通过铜凸块侧壁保护而防止受电偶腐蚀而缺失凸块
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
