[发明专利]限流电路有效
申请号: | 201810031038.3 | 申请日: | 2018-01-12 |
公开(公告)号: | CN108306269B | 公开(公告)日: | 2019-09-10 |
发明(设计)人: | 李俊杰 | 申请(专利权)人: | 矽力杰半导体技术(杭州)有限公司 |
主分类号: | H02H9/02 | 分类号: | H02H9/02 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 310051 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 限流电路 功率晶体管 参考电压 功率电路 恒定 基准电压信号 输出电压 输入电压 限制电流 依次增大 正整数 减小 应用 保证 | ||
本发明公开了一种限流电路,应用于包含功率晶体管的功率电路,所述限流电路根据所述功率电路的输出电压,输入电压和n个不同的参考电压产生包含m个区间的基准电压信号,进而产生包含m个区间的限制电流,其中n为大于等于1的正整数,所述n个不同的参考电压依次增大。所述限流电路在对流经功率晶体管的电流进行限制的同时还保证功率晶体管上的功率趋于恒定,既减小了设计成本,又扩大了适用范围。
技术领域
本发明涉及电子技术领域,具体涉及一种限流电路。
背景技术
随着半导体技术的快速发展,在电路的设计过程中,不仅要保证输出电压的稳定,也要提高对电子开关(例如MOS管)的保护。通常采用限制电流的方式保护MOS管,而常见的限流控制方式是通过折返式电流限制(Current Limit Fold Back)进行限流。
如图1(a)是外置MOS的限流控制电路,采用一个外部电流检测电阻RSNS实现对输出电流的检测。当负载比较轻,输出电压VOUT超过基准电压VREF的时候,芯片内部的选择器则将VLMT1接入电路(VLMT2<VLMT1),通过内部环路使得RSNS上的压降小于等于内设限流点电压VLMT1,于是在过流期间使得输出电流IOUT维持在VLMT1/RSNS,用以保护MOS;当上电、负载较重或短路而导致VOUT小于基准电压VREF时,选择器则将VLMT2接入电路,则IOUT=VLMT2/RSNS。因为VLMT2<VLMT1,所以限流点变小了。
如图1(b)是内置MOS的限流控制电路,通过内部电流镜像将输出电流等比例转化为采样电流ISNS,流经外接检测电阻RSNS实现对输出电流的检测,其他电路结构和电路原理和外置MOS控制电路相同。
在这种方式控制下,当MOS管上的压降比较大时,采用降低电流限值的方法,使得MOS上的功耗在上电、重载或短路期间保持较小,避免了为适应最差状况而选择较大MOS的需要,从而节省电路板尺寸和成本。而在某些需要MOS管工作于恒功率的场合下,通常使得MOS管上的压降与流经MOS管的电流的乘积是常数,即需要功率与输出电流曲线越接近恒功率曲线越好。
如图2(a)为现有技术的限流控制电路的电流归一化曲线,图2(b)为现有技术的限流控制电路的功率归一化曲线。两幅图中的实线均为恒功率控制模式,点线为现有技术的折返式限流控制方式,从图中可以看出,现有技术的折返式限流控制方式的限制电流、功率归一化曲线与恒功率控制模式并不十分拟合,如果令VLMT2比较大,则会存在较大的功率点,如果令VLMT2比较小,则在输出电压VOUT比较小时电路的驱动能力太差。目前通常采取数字ACD采样VIN、VOUT、IOUT来实现恒功率的控制,并使用处理器计算功耗的方式实现,芯片成本非常高,适用范围小。
发明内容
有鉴于此,本发明提供了一种限流电路,根据功率电路的输出电压,输入电压和n个不同的参考电压产生包含m个区间的限制电流,在对流经功率晶体管的电流进行限制的同时保证功率晶体管上的功率趋于恒定。
本发明提供一种限流电路,所述限流电路应用于包含功率晶体管的功率电路,包括:
电流采样电路,与所述功率晶体管耦接以采样流经所述功率晶体管的电流,并产生一电流采样信号;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术(杭州)有限公司,未经矽力杰半导体技术(杭州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810031038.3/2.html,转载请声明来源钻瓜专利网。