[发明专利]基于数字调制技术的核磁共振射频脉冲发生器及控制方法

权利要求书

1.基于数字调制技术的核磁共振射频脉冲发生器的时序控制方法，其特征在于：该方法包含如下步骤：

S1：在脉冲发生器上电或复位后对FPGA芯片和数字频率合成器的基础配置进行初始化；

S2：脉冲发生器进入空闲状态，等待外部使能信号；

S3：令双端口RAM芯片的地址add＝add+1，FPGA芯片读取下一个射频脉冲信号的脉冲参数，更新延时时间t，并选择波形存储器，将频率、相位信息写入直接数字频率合成器中对应的Profile寄存器，经过延时时间t，执行S4；

S4：通过FPGA芯片的ROM地址总线管理器根据脉冲时长调整地址步进率，在脉冲发生期间均匀读取波形ROM内的包络波形文件并与振幅参数寄存器中的振幅数据做乘法运算生成并行调制数据；

S5：并行调制数据通过直接数字频率合成器的并行接口对输出振幅实时调制，同时波形ROM内波形数据的符号位通过控制Profile寄存器的切换进行快速反相处理；

S6：当射频脉冲完成后，进行判定，若整个脉冲序列处于已完成状态，则进行步骤S2；若整个脉冲序列处于未完成状态，则进行步骤S3。

2.根据权利要求1所述的基于数字调制技术的核磁共振射频脉冲发生器的时序控制方法，其特征在于：步骤S5中对输出振幅实时调制具体为：

射频脉冲频率、相位的数字化调制：通过向直接数字频率合成器的两个Profile射频参数寄存器写入频率相同、相位相反的控制字，结合波形数据符号位的Profile寄存器选择功能，完成频率、初始相位的调制及波形调制过程中的快速反相操作；

射频脉冲振幅的数字化调制：将FPGA芯片的振幅参数寄存器中的振幅数据与波形数据做数字乘法运算后，通过直接数字频率合成器的并行接口实时控制射频脉冲的输出幅度；

射频脉冲波形的数字化调制：将可选波形数据存储于FPGA芯片的多个ROM存储器中，FPGA芯片的ROM地址总线管理器在系统时钟作用下控制ROM存储器中波形数据的有序输出，波形数据的数据位数据与振幅参数寄存器中的振幅数据做数字乘法运算后通过直接数字频率合成器的并行接口实时控制射频脉冲的输出幅度，其符号位数据通过控制Profile射频参数寄存器的快速切换完成波形调制过程中的快速反相操作。

3.根据权利要求1或2所述的基于数字调制技术的核磁共振射频脉冲发生器的时序控制方法，其特征在于：所述核磁共振射频脉冲发生器包含双端口RAM芯片，FPGA芯片和直接数字频率合成器；

所述双端口RAM芯片连接至所述FPGA芯片，所述FPGA芯片连接至所述数字频率合成器；

所述双端口RAM芯片用于存放核磁共振脉冲序列的脉冲参数，所述FPGA芯片用于读取脉冲参数并转换为数字频率合成器的控制参数，所述数字频率合成器用于在所述FPGA芯片的控制下生成射频脉冲信号。