[发明专利]鉴相器和锁相环电路

权利要求书

1.一种鉴相器，其特征在于，所述鉴相器包括：

相位差输出电路，所述相位差输出电路的第一输入端和第二输入端分别接入分频时钟信号和输入时钟信号连接，用于比较所述分频时钟信号和所述输入时钟信号的相位并输出相位差信号；

延迟输出电路，用于对所述分频时钟信号进行延迟输出处理，并输出延迟信号；

预充放电信号输出电路，预充放电信号的输入端接入所述输入时钟信号，并与所述延迟输出电路的输出端连接，预充放电信号的输入端接入所述输入时钟信号，用于输出预充放电信号；

所述预充放电信号输出电路包括第一反相器、第二反相器、第四D触发器、第五D触发器、第二与门电路、第三反相器和第四反相器；

所述第一反相器的输入端与所述输入时钟信号连接，所述第二反相器串联于所述第一反相器的输出端和所述第四D触发器之间，所述第四D触发器的输出端连接于所述第二与门电路的第二输入端，所述第五D触发器与所述延迟输出电路的输出端连接，所述第五D触发器的输出端通过串联连接的所述第三反相器和所述第四反相器输出，所述第二与门电路的输出端连接所述第五D触发器的复位端；

其中，预充放电控制信号用于对环路滤波器预充电信号，当第二延迟信号上升沿时为“1”，且当输入时钟信号上升沿到来时，所述，预充放电控制信号被复位为“0”。

2.如权利要求1所述的鉴相器，其特征在于，所述相位差输出电路具有第一输出端和第二输出端，所述相位差信号包括差分输出的第一相位差信号和第二相位差信号，所述相位差输出电路的第一输出端和所述相位差输出电路的第二输出端分别用于输出所述第一相位差信号和所述第二相位差信号。

3.如权利要求1所述的鉴相器，其特征在于，所述延迟输出电路具有第一输出端和第二输出端，所述延迟信号包括差分输出的第一延迟信号和第二延迟信号，所述延迟输出电路的第一输出端和所述延迟输出电路的第二输出端分别用于输出所述第一延迟信号和所述第二延迟信号。

4.如权利要求3所述的鉴相器，其特征在于，所述预充放电信号输出电路的触发端与所述延迟输出电路的第二输出端连接。

5.如权利要求1所述的鉴相器，其特征在于，所述相位差输出电路包括第一D触发器、第二D触发器、第一与门电路和第一差分转换器；

所述第一D触发器与所述输入时钟信号连接，用于接收所述输入时钟信号，所述第一差分转换器连接于所述第一D触发器的输出端，用于将所述第一D触发器输出的信号转换为差分信号并输出；

所述第二D触发器与所述分频时钟信号连接，用于接收所述分频时钟信号，所述第一与门电路的第一输入端与所述第一D触发器的输出端连接，所述第一与门电路的第二输入端与所述第二D触发器的输出端连接，所述第一与门电路的输出端分别与所述第一D触发器的复位端和所述第二D触发器的复位端连接，用于所述第一D触发器和所述第二D触发器的复位。

6.如权利要求1所述的鉴相器，其特征在于，所述延迟输出电路包括第一延时器、第二延时器、第三D触发器和第二差分转换器；

所述第一延时器的输入端与所述分频时钟信号连接，接收所述分频时钟信号，所述第一延时器的输出端分别与所述第二延时器的输入端和所述第三D触发器连接，所述第二延时器的输出端与所述第三D触发器的复位端连接，用于所述第三D触发器的复位，所述第二差分转换器连接于所述第三D触发器的输出端，用于将所述第三D触发器输出信号转换为差分信号并输出。

7.一种锁相环电路，其特征在于，所述锁相环电路包括：

如权利要求1至4中任意一项所述的鉴相器；

电荷泵，所述电荷泵根据所述相位差信号和所述延迟信号输出电流，对环路滤波器进行充放电和预充放电；

环路滤波器，与所述电荷泵和所述鉴相器连接，输出相位控制信号；

电压控制振荡器，与所述环路滤波器连接，根据所述相位控制信号控制并输出目标相位信号；

分频器，连接于所述电压控制振荡器和所述鉴相器之间，将所述目标相位信号反馈给所述鉴相器。