[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，该半导体装置包括：

源极选择线，所述源极选择线包括第一导电层和设置在所述第一导电层上的第二导电层；

字线，所述字线在彼此间隔开的同时堆叠在所述源极选择线上方；

沟道层，所述沟道层穿过所述字线和所述源极选择线，并且比所述源极选择线更朝向向下的方向突出；

源极结构，所述源极结构被设置在所述源极选择线下方，并且与所述沟道层的侧壁直接接触；以及

栅极绝缘层，所述栅极绝缘层被设置在所述源极结构与所述源极选择线的所述第一导电层之间。

2.根据权利要求1所述的半导体装置，其中，所述源极选择线还包括设置在所述第一导电层与所述第二导电层之间并由绝缘材料形成的界面层。

3.根据权利要求2所述的半导体装置，其中，施加到所述源极选择线的操作电压被施加到所述第一导电层和所述第二导电层中的至少一个，并且诱导所述第一导电层与所述第二导电层之间的耦合。

4.根据权利要求1所述的半导体装置，其中，所述源极结构包括第一源极层、第二源极层、以及设置在所述第一源极层与所述第二源极层之间的接触源极层，并且

所述第二源极层被设置为比所述第一源极层更靠近所述源极选择线。

5.根据权利要求4所述的半导体装置，其中，所述第二源极层被形成为比所述第一导电层、所述第二导电层和每条所述字线都要薄，并且

所述第一导电层被形成为比所述第二导电层和每条所述字线都要厚。

6.根据权利要求4所述的半导体装置，其中，所述第一源极层至所述接触源极层中的每一个均由包括具有第一浓度的第一导电型杂质的掺杂硅层形成。

7.根据权利要求6所述的半导体装置，其中，所述第一导电型杂质包括n型杂质。

8.根据权利要求4所述的半导体装置，其中，所述第一源极层被设置为与所述第二源极层和所述接触源极层相比离所述源极选择线最远。

9.根据权利要求4所述的半导体装置，该半导体装置还包括：

第一多层存储图案和第二多层存储图案，所述第一多层存储图案和所述第二多层存储图案围绕所述沟道层的外壁，并且通过所述接触源极层彼此分离，

其中，所述接触源极层与所述沟道层的所述侧壁接触。

10.根据权利要求1所述的半导体装置，该半导体装置还包括：

界面层，所述界面层被设置在所述第一导电层与所述第二导电层之间；以及

层间绝缘层，所述层间绝缘层被设置在所述字线当中的最下层与所述第二导电层之间以及相邻的所述字线之间，

其中，所述界面层被形成为比所述栅极绝缘层和每个所述层间绝缘层都要薄。

11.根据权利要求10所述的半导体装置，该半导体装置还包括：

第一多层存储图案和第二多层存储图案，所述第一多层存储图案和所述第二多层存储图案围绕所述沟道层的外壁，并且通过所述源极结构彼此分离，

其中，设置在所述第一多层存储图案与所述第二多层存储图案之间的所述沟道层的所述侧壁与所述源极结构的侧壁直接接触，并且

所述沟道层的所述侧壁与所述源极结构的所述侧壁之间的接触表面被延伸到所述栅极绝缘层与所述源极结构的界面所设置的高度。

12.根据权利要求11所述的半导体装置，该半导体装置还包括：

源极结，所述源极结被限定在所述沟道层内部，

其中，所述源极结包括从所述接触表面扩散到所述沟道层中的第一导电型杂质，并且所述源极结面对所述第一导电层和所述第二导电层的侧壁。