[发明专利]降低加速器外部数据存储带宽需求的二值化系统和方法

权利要求书

1.降低加速器外部数据存储带宽需求的二值化系统，其特征在于：包括：

输入二值化单元，用于对输入数据进行二值化处理，得到二值化的输入数据；

二值化乘法计算单元，用于对二值化的数据和权值数据进行数据处理以及向缓存单元和算术逻辑计算单元输出数据；所述数据处理包括乘法操作、定点数乘法操作、批标准化操作和激活操作，所述权值数据为二值化的权值数据；

缓存单元，用于缓存二值化乘法计算单元和算术逻辑计算单元输出的数据；

算术逻辑计算单元，用于对二值化乘法计算单元输出的数据以及对缓存单元中的缓存数据进行加减操作，以及向二值化乘法计算单元和算术逻辑计算单元输出数据；

输出二值化单元，用于对输出数据进行二值化处理；

所述二值化乘法计算单元、缓存单元和算术逻辑计算单元之间两两互相连接，所述输入二值化单元的输出端与二值化乘法计算单元的输入端连接，所述缓存单元的输出端与输出二值化单元连接。

2.根据权利要求1所述的降低加速器外部数据存储带宽需求的二值化系统，其特征在于：所述二值化乘法计算单元包括多个并行的PE计算单元，所述PE计算单元用于将由多位权值数据合并成的权值向量与由多位输入数据合并成的输入数据向量进行异或非操作，以及用于两个定点数的乘法运算和比较操作。

3.根据权利要求1所述的降低加速器外部数据存储带宽需求的二值化系统，其特征在于：所述缓存单元为片上分布式缓存单元，所述缓存单元包括多个并行的存储子单元，所述多个并行的存储子单元用于并行缓存二值化乘法计算单元或者算术逻辑计算单元输出的多个数据，或者用于向二值化乘法计算单元或者算术逻辑计算单元并行地输出已缓存的多个数据。

4.根据权利要求1所述的降低加速器外部数据存储带宽需求的二值化系统，其特征在于：所述算术逻辑计算单元包括多个并行的加减计算子单元，所述多个加减计算子单元用于并行地计算二值化乘法计算单元或者缓存单元输出的多个数据，或者用于向二值化乘法计算单元或者缓存单元并行地输出多个数据。

5.根据权利要求1所述的降低加速器外部数据存储带宽需求的二值化系统，其特征在于：

所述输出二值化单元和输入二值化单元均包括数据二值化子单元和兵乓双缓存子单元，所述数据二值化子单元用于将输入数据与0进行比较，将大于0的数据二值化为1，将小于0的数据二值化为0；

所述兵乓双缓存子单元用于缓存经过二值化的数据，并且由乒乓双缓存子单元的两个缓存器交替地与外部存储器或者二值化乘法计算单元进行数据交换。

6.降低加速器外部数据存储带宽需求的二值化方法，其特征在于：包括以下步骤：

将输入数据进行二值化处理，得到二值化的输入数据；

对二值化后的输入数据和权值数据进行异或非操作，所述权值数据为二值化的权值数据；

对异或非操作的结果进行定点乘法操作；

对定点乘法操作的结果进行批标准化操作；

对批标准化操作的结果进行激活，得到特征图；

将特征图进行二值化处理，并将二值化处理后的特征图输出至外部存储器。

7.根据权利要求6所述的降低加速器外部数据存储带宽需求的二值化方法，其特征在于：所述对二值化后的输入数据和权值数据进行异或非操作，这一步骤包括：

对二值化的输入数据和权值数据进行异或非操作，计算出异或非操作的结果中“1”的个数和“0”的个数；

计算异或非操作的结果中“1”的个数和“0”的个数的差值，并以该差值作为异或非操作的结果。

8.根据权利要求6所述的降低加速器外部数据存储带宽需求的二值化方法，其特征在于：所述二值化处理具体指，将输入数据与0进行比较，将大于0的数据二值化为1，将小于0的数据二值化为0。