[发明专利]基于芯片的指令集处理方法、装置及存储介质

权利要求书

1.一种基于芯片的指令集处理方法，其特征在于，所述方法包括：

基于芯片的架构对待加速的深度学习模型进行编译，得到与所述芯片匹配的待处理的深度学习指令集；

若所述待处理的深度学习指令集中的每个指令包括操作码和操作数信息，将待处理的深度学习指令集中具有相同操作码的指令进行压缩处理，得到压缩后的指令集；或者，获取所述待处理的深度学习指令集中每条指令的位宽，将位宽小于预设数值的指令进行合并处理，得到压缩后的指令集；

将所述压缩后的指令集通过写寄存器的方式存储至所述芯片的指令集缓冲区中，以用于执行对应的任务。

2.根据权利要求1所述的方法，其特征在于，所述基于芯片的架构对待加速的深度学习模型进行编译，得到与所述芯片匹配的待处理的深度学习指令集，包括：

根据应用场景选择匹配的深度学习模型；

对选择的深度学习模型进行训练，得到待加速的深度学习模型；

基于芯片的架构对所述待加速的深度学习模型进行结构分析，根据分析结果对所述待加速的深度学习模型进行编译，得到与所述芯片匹配的待处理的深度学习指令集。

3.根据权利要求2所述的方法，其特征在于，所述基于芯片的架构对所述待加速的深度学习模型进行结构分析，包括：

基于芯片的架构对所述待加速的深度学习模型进行依赖关系分析、模型结构的优化分析以及可变精度定点化分析中的至少一种分析。

4.根据权利要求3所述的方法，其特征在于，所述基于芯片的架构对所述待加速的深度学习模型进行依赖关系分析，包括：

基于所述芯片的架构，分析和挖掘所述待加速的深度学习模型中可流水化的计算及可并行化的计算。

5.一种基于芯片的指令集处理方法，其特征在于，所述方法包括：

获取任务处理请求；

根据所述任务处理请求从芯片的指令集缓冲区中获取压缩后的指令集；

对所述压缩后的指令集进行译码，得到译码后的指令信息；

将所述译码后的指令信息进行寄存器的寄存更新操作；

根据寄存更新操作控制对应的功能模块执行所述指令信息对应的任务。

6.根据权利要求5所述的方法，其特征在于，所述译码后的指令信息包括操作数信息，不同的寄存器保存有不同的操作数信息；

所述将所述译码后的指令信息进行寄存器的寄存更新操作，包括：

根据所述译码后的指令信息更新对应的寄存器所保存的操作数信息。

7.根据权利要求5或6所述的方法，其特征在于，不同功能模块对应不同的寄存器；所述根据寄存更新操作控制对应的功能模块执行所述指令信息对应的任务，包括：

控制进行寄存更新操作的寄存器所对应的功能模块，根据寄存更新操作后所保存的操作数信息执行对应的功能操作。

8.一种基于芯片的指令集处理装置，其特征在于，所述装置包括：

模型指令编译模块，用于基于芯片的架构对待加速的深度学习模型进行编译，得到与所述芯片匹配的待处理的深度学习指令集；

指令集压缩模块，用于将待处理的深度学习指令集中具有相同操作码的指令进行压缩处理，得到压缩后的指令集；或者，用于获取所述待处理的深度学习指令集中每条指令的位宽，将位宽小于预设数值的指令进行合并处理，得到压缩后的指令集；

指令集缓存模块，用于将所述压缩后的指令集通过写寄存器的方式存储至所述芯片的指令集缓冲区中，以用于执行对应的任务。

9.一种基于芯片的指令集处理装置，其特征在于，所述装置包括：

第一获取模块，用于获取任务处理请求；

第二获取模块，用于根据所述任务处理请求从指令集缓冲区中获取压缩后的指令集；

指令集译码模块，用于对所述压缩后的指令集进行译码，得到译码后的指令信息；

寄存更新模块，用于将所述译码后的指令信息进行寄存器的寄存更新操作；

流程控制模块，用于根据寄存更新操作控制对应的功能模块执行所述指令信息对应的任务。