[发明专利]重布线路结构在审
申请号: | 201810045170.X | 申请日: | 2018-01-17 |
公开(公告)号: | CN109727953A | 公开(公告)日: | 2019-05-07 |
发明(设计)人: | 黄子芸;何明哲 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L23/538 | 分类号: | H01L23/538 |
代理公司: | 南京正联知识产权代理有限公司 32243 | 代理人: | 顾伯兴 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 重布线路结构 介电层 管芯 导电层 多层式结构 导电柱 电连接 扇出型封装 平均粒径 暴露 覆盖 制作 | ||
提供一种重布线路结构,所述重布线路结构电连接到位于所述重布线路结构之下的管芯。所述重布线路结构包括介电层及导电层。所述介电层局部地覆盖所述管芯,使得所述管芯的导电柱被所述介电层暴露出。所述导电层设置在所述介电层之上且通过所述导电柱电连接到所述管芯。所述导电层包括多层式结构,其中所述多层式结构的一个层的平均粒径小于或等于2μm。还提供一种制作重布线路结构及集成扇出型封装体的方法。
技术领域
本发明实施例涉及一种重布线路结构。
背景技术
由于各种电子组件(即,晶体管、二极管、电阻器、电容器等)的集成密度的持续提高,半导体行业已经历快速增长。在大多数情况下,集成密度的此种改进来自于最小特征大小(minimum feature size)的一再减小,以允许更多的较小的组件能够集成在一定的面积中。与先前的封装体相比,这些较小的电子组件也需要利用较小面积的较小的封装体。半导体组件的一些较小类型的封装体包括四面扁平封装体(quad flat package,QFP)、针栅数组(pin grid array,PGA)封装体、球栅数组(ball grid array,BGA)封装体等等。
当前,集成扇出型封装体(integrated fan-out package)因其密集性而趋于热门。在集成扇出型封装体中,重布线路结构的形成在封装体工艺期间至关重要。
发明内容
本发明实施例提供一种重布线路结构,所述重布线路结构电连接到位于所述重布线路结构之下的管芯。所述重布线路结构包括介电层及导电层。所述介电层局部地覆盖所述管芯,使得所述管芯的导电柱被所述介电层暴露出。所述导电层设置在所述介电层之上且通过所述导电柱电连接到所述管芯。所述导电层包括多层式结构,其中所述多层式结构的一个层的平均粒径小于或等于2μm。
附图说明
结合附图阅读以下详细说明,会最好地理解本发明的各个方面。应注意,根据本行业中的标准惯例,各种特征并非按比例绘制。事实上,为论述清晰起见,可任意增大或减小各种特征的尺寸。
图1至图15示出根据一些实施例的制作集成扇出型封装体的工艺流程。
图10’是示出重布线路结构中的导通孔的剖视图。
具体实施方式
以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然,这些仅为实例且不旨在进行限制。举例来说,以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例,且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外,本公开内容可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的,而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外,为易于说明,本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向),且本文中所使用的空间相对性描述语可同样相应地进行解释。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810045170.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:互连图案结构、半导体结构及其制造方法
- 下一篇:半导体结构