[发明专利]一种半导体器件的制造方法

说明书

本发明提供了一种半导体器件的制造方法，其特征在于，所述方法包括：提供衬底，在所述衬底上由内至外形成有若干鳍片；对所述鳍片进行氧化，以在所述鳍片的表面形成栅极介电层；去除所述衬底上最外侧的所述鳍片，以得到轮廓笔直的鳍片。本发明在制备过程中将半导体衬底最外侧的发生弯曲的鳍片去除，仅保留位于内侧的没有发生弯曲的鳍片，以使制备得到的鳍片轮廓全部符合要求，通过所述改进进一步提高器件的性能和可靠性。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

金属氧化物半导体场效晶体管(MOSFET)是一种可以应用在模拟电路与数字电路的场效晶体管，典型的MOSFET器件包括栅极、源极和漏极，在源极和漏极靠近栅极底部的区域还形成有轻掺杂区域(LDD区域)，由于制造成本低廉与使用面积较小、高整合度的优势，在大型集成电路(Large-Scale Integrated Circuits,LSI)或是超大型集成电路(VeryLarge-Scale Integrated Circuits,VLSI)的领域里得到广泛应用。

随着半导体集成电路制造工艺的日益进步，过去数十年来，为了获得性能更高的电路，MOSFET的尺寸不断地变小，因为越小的MOSFET会使其沟道长度减少，让沟道的等效电阻也减少，可以让更多电流通过，MOSFET的尺寸变小也意味着栅极面积减少，进而可以降低等效的栅极电容。

MOSFET尺寸缩小可以带来很多益处，但同时也造成了很多负面效应，例如在上述MOSFET器件的制备过程中，由于器件尺寸的缩小，所用的栅极中介电层、栅材料层的尺寸也必然的减小，从而造成源极/漏极离子掺杂区域之间形成沟道也进一步减小，不可避免的存在比较严重的短沟道效应，在源漏区形成较大的寄生电容，导致越来越大的漏电，功耗大幅度增加，且抗击穿能力下降。

相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。

FinFET器件具有上述多个优点，但是也存在一些亟需解决的问题，例如在FinFET器件制备过程中边缘的鳍片通常会发生形变，制约了FinFET器件的性能和良率。

鉴于上述技术问题的存在，有必要提出一种新的半导体器件的制造方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明提供了一种半导体器件的制造方法，所述方法包括：

提供衬底，在所述衬底上由内至外形成有若干鳍片；

对所述鳍片进行氧化，以在所述鳍片的表面形成栅极介电层；

去除所述衬底上最外侧的所述鳍片，以得到轮廓笔直的鳍片。

可选地，在形成所述栅极介电层之后，去除所述衬底上最外侧的所述鳍片之前，所述方法还包括：

在所述衬底和所述栅极介电层上形成覆盖层。

可选地，所述覆盖层的材料包括无定型硅。

可选地，通过原位水蒸气氧化的方法形成所述栅极介电层。

可选地，在进行所述原位水蒸气氧化的同时执行去藕等离子体氮化物工艺，以对所述栅极介电层掺杂氮。

可选地，在对所述栅极介电层掺杂氮之后，执行氮化后热退火处理。