[发明专利]可实现高耐压的ESD保护器件及其制造方法

说明书

本发明公开了一种可实现高耐压的ESD保护器件，其特征在于：包括衬底、第一外延层、埋层注入、第二外延层、第二外延层的掺杂区，以及穿过第一外延层和第二外延层到达衬底的深槽，器件正面开孔溅射金属形成正面电极，器件背面衬底减薄后蒸发金属形成背面电极。本发明公开的器件结构简单可实行，能制作小型化便携式产品，克服了现有高压台面工艺器件尺寸偏大及普通纵向NPN/PNP结构存在穿通Punch Through难以实现高耐压的缺点，从而被广泛应用到消费电子、工业控制和汽车电子等系统中的高压ESD防护。

技术领域

本发明属于半导体器件及半导体制造技术领域，特别涉及一种高耐压的ESD保护器件结构及其制造方法。

背景技术

随着电子产品快速发展，ESD保护器件越来越多的应用到各种电子产品中，以克服产品在制造、封装、测试及运输使用过程中产生的静电。据调查，导致IC功能失效的诸多因素中，ESD器件失效已成为主要因素之一，因此ESD防护器件的设计变得越发重要和具有挑战性。

目前应用在高压IC领域中的防护器件主要有两种，一种是传统的NPN/PNP结构(如图1所示)，采用台面工艺在晶圆片的正面和反面通过长时间扩散形成深结，从而获得较高的击穿电压，这种器件尽管其工艺简单成本低，但是却无法实现尺寸较小的器件，不利于便携、小型化产品的要求，而这种结构的平面工艺由于存在穿通很难实现高耐压。另一种高压ESD器件为SCR与LDMOS的结合，SCR内部存在正反馈通路故泄放电流能力强，LDMOS通过场板技术或者降低表面电场(RESURF)技术能提高器件的栅氧击穿能力，因此这种器件有很强的抗ESD能力和较高的触发电压，但它的缺点是维持电压低，容易进入闩锁状态，造成后端电路功能失效。

发明内容

为解决上述问题，本发明提供了可实现高耐压的ESD保护器件，基于NPN/PNP结构，通过设计器件的内部结构，调整关键尺寸参数，实现了高耐压低残压的ESD保护器件。

本发明的技术方案是：

可实现高耐压的ESD保护器件，包括衬底100、第一外延层110、埋层注入120、第二外延层130、第二外延层的掺杂区140，以及穿过第一外延层和第二外延层到达衬底的深槽150，器件正面开孔溅射金属形成正面电极200，器件背面衬底减薄后蒸发金属形成背面电极。

当衬底100为P型时，第一外延层110可选P型或N型导电类型，埋层(120)为N型掺杂区，第二外延层(130)可选P型或N型导电类型，第二外延的掺杂区为P型掺杂。

当衬底100为N型时，第一外延层110可选P型或N型导电类型，埋层(120)为P型掺杂区，第二外延层(130)可选P型或N型导电类型，第二外延的掺杂区为N型掺杂。

第一外延层110电阻率为0.1Ω·cm-100Ω·cm，厚度为5μm-20μm；埋层区120掺杂浓度范围是1E18cm-3-1E20cm-3之间；第二外延层区域(130)的阻率为0.1Ω·cm-100Ω·cm，厚度为5μm-20μm；掺杂区140掺杂浓度范围是5E18cm-3-1E20cm-3之间。

即上述器件结构从下至上依次可以为：(PsubN-N+N-P+)、(PsubP-N+P-P+)、(PsubN-P+N-P+)、(NsubP-P+P-N+)、(NsubN-P+N-N+)、(NsubP-N+P-N+)。

上述可实现高耐压的ESD保护器件的制造方法包括以下步骤：

步骤(1)：在衬底片100上经生长第一外延层110；

步骤(2)：在第一外延层110上注入杂质，其导电类型与衬底导电类型相反，经过高温退火形成埋层区域120；