[发明专利]存储器装置及其操作方法

说明书

存储器装置及其操作方法。存储器装置防止生成异常列地址。该存储器装置包括：存储器单元阵列；以及列地址控制器，所述列地址控制器被配置为响应于列地址控制信号而生成所述存储器单元阵列的列地址，其中，当输入地址信号时，所述列地址控制器启用所述列地址控制信号，并且其中，所述地址信号包括与所述列地址对应的列地址信号。

技术领域

本公开的方面涉及电子装置，更具体地，涉及存储器装置及其操作方法。

背景技术

存储器装置是利用诸如硅(Si)、锗(Ge)、砷化镓(GaAs)或磷化铟(InP)这样的半导体实现的存储装置。存储器装置总体上分为易失性存储器装置和非易失性存储器装置。

非易失性存储器的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)等。

发明内容

实施方式提供了一种防止生成异常列地址的存储器装置以及用于该存储器装置的操作方法。

根据本公开的一方面，提供了一种存储器装置，该存储器装置包括：存储器单元阵列；以及列地址控制器，所述列地址控制器被配置为响应于列地址控制信号而生成所述存储器单元阵列的列地址，其中，当输入地址信号时，所述列地址控制器启用所述列地址控制信号，并且其中，所述地址信号包括与所述列地址对应的列地址信号。

根据本公开的一方面，提供了一种存储器装置，该存储器装置包括：存储器单元阵列；以及控制逻辑，所述控制逻辑被配置为从外部控制器接收指示对多个存储器单元当中的已选存储器单元执行操作的命令信号和指示所述已选存储器单元的位置的地址信号，其中，所述控制逻辑包括列地址控制器，所述列地址控制器被配置为当输入与所述列地址对应并且包括在所述地址信号中的列地址信号时，生成所述存储器单元阵列的列地址。

附图说明

现在将参照附图在下文中更全面地描述示例实施方式；然而，它们可以以不同的形式来具体实现，并且不应被解释为限于本文所阐述的实施方式。相反，提供这些实施方式是为了使得本公开将是透彻且完整的，并且将向本领域技术人员充分地传达示例实施方式的范围。

在附图中，为了例示清楚起见，可以夸大尺寸。将理解的是，当元件被称为位于两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相同的附图标记始终指代相同的元件。

图1是例示根据本公开的实施方式的包括存储器装置的存储装置的示图。

图2是例示图1中所示的存储器装置的结构的示图。

图3是例示图2中所示的存储器单元阵列的实施方式的示图。

图4是例示图3中所示的存储器块当中的一个存储器块的电路图。

图5是例示图3中所示的存储器块当中的一个存储器块的另一实施方式的电路图。

图6是例示图2中所示的存储器单元阵列中所包括的多个存储器块当中的一个存储器块的实施方式的电路图。

图7是例示输入到存储器装置的地址信号的示图。

图8是例示图2中所示的列地址控制器的结构的示图。

图9是例示图1中所示的存储装置的另一实施方式的框图。

图10是例示图9中所示的存储装置的应用示例的框图。

图11是例示包括参照图10描述的存储装置的计算系统的框图。

具体实施方式