[发明专利]可程序化接脚位准的控制电路

说明书

一种可程序化接脚位准的控制电路，包括一时间槽、一时间控制器、一输入输出缓冲器、一缓冲控制器以及一接脚控制器。时间槽根据一时脉信号调整一计数值。当计数值等于预设值时，时间控制器发出一触发信号。缓冲控制器存取输入输出缓冲器。接脚控制器耦接一接脚、时间控制器及缓冲控制器。在一输入模式，接脚控制器根据触发信号，检测接脚的电位，用以产生多个检测结果，并通过缓冲控制器，将检测结果存入输入输出缓冲器。在一输出模式，接脚控制器根据触发信号及输入输出缓冲器所储存的一输出数据，产生一输出信号。

技术领域

本发明有关于一种控制电路，特别是有关于一种可程序化接脚位准的控制电路。

背景技术

随着科技的进步，集成电路(Integrated Circuit；IC)的尺寸愈来愈小，并且电路结构愈来愈复杂。以超大型集成电路(Very Large Scale Integration；VLSI)为例，其芯片上的元件密度越来越高。

发明内容

本发明提供一种可程序化接脚位准的控制电路，包括一第一时间槽、一时间控制器、一输入输出缓冲器、一缓冲控制器以及一接脚控制器。第一时间槽根据一时脉信号调整一第一计数值。时间控制器判断第一计数值是否等于一第一预设值。当第一计数值等于第一预设值时，时间控制器发出一第一触发信号。缓冲控制器存取输入输出缓冲器。接脚控制器耦接第一接脚、时间控制器及缓冲控制器。在一输入模式，接脚控制器根据第一触发信号，检测第一接脚的电位，用以产生多个检测结果。接脚控制器通过缓冲控制器，将检测结果存入输入输出缓冲器。在一输出模式，接脚控制器根据第一触发信号及输入输出缓冲器所储存的一输出数据，产生一输出信号。

本发明的有益效果在于，根据本发明的控制电路，使用者能透过简单的设定，便可定义出各CPU脚位在不同的时间点所要执行的动作，通过这种方式模拟出串列通信协议能大幅减轻CPU的负担提升使用效率，更可一定程度上的降低软件编程的复杂度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的操作系统的一示意图。

图2为本发明的操作系统的另一示意图。

图3为本发明的操作系统的另一示意图。

图4A为本发明的接脚于输入模式下的电位示意图。

图4B为本发明的接脚于输出模式下的电位示意图。

图4C为本发明的接脚控制器所产生的脉宽调变信号的示意图。

附图标号：

100、200、300：操作系统；

110、210、310：控制电路；

120、220、320：集成电路

PN₁～PN₄：接脚；

111、211、311：输入输出缓冲器；

112、113、212、213、312、313：计时器；

114、214、314：缓冲控制器；

115、215、315：时间控制器；

116、216、316：接脚控制器；

BFO：输出缓冲器；

BFI：输入缓冲器；

BFS：状态缓冲器；