[发明专利]一种同步高速1553B总线系统

权利要求书

1.一种同步高速1553B总线系统，所述系统包括一个总线控制器和多个终端设备，所述总线控制器是整个总线系统的核心控制部件，总线采用消息响应式，总线控制器发起通信，终端设备响应总线控制器的命令进行数据发送或接收；所述总线控制器控制多个终端设备实现高速互联，其特征在于，所述总线控制器和多个终端设备的物理层均采用同步并行多点驱动的LVTTL电平；

所述总线控制器和多个终端设备的信号线均包括7根线：时钟线、复位线、片选和4根数据线，其中，所述总线控制器的时钟线用于发出系统时钟信号，所述总线控制器的复位线用于发出系统复位信号；所述终端设备的时钟线和复位线用于接收时钟信号和复位信号；所述4根数据线用于并行发送和接收数据；通信的时序为：发送端在时钟的上沿驱动数据和门控，接收端在门控有效的时钟下沿读取数据；所述总线控制器和多个终端设备均能驱动片选和4根数据线，无驱动时为三态，总线控制器侧需要上拉；

所述总线控制器和多个终端设备之间的数据通信的消息的类型为BC-to-RT，RT-to-BC，RT-to-RT，广播和方式命令；

所述消息由命令字、状态字和数据字组成，一个字有20位组成，即5个时钟完成一个字传输，第一拍用于传输同步位和奇偶校验位，后四拍用于传输16位数据位，先发送高4位最后发送低4位，消息响应时间不短于4个时钟，不长于32个时钟；

所述总线控制器和终端设备间的消息传输机制为：

所述终端设备给总线控制器发送数据，需要总线控制器先发送命令字给终端设备，终端设备根据命令字回复状态字和数据字，总线控制器采用定时收集终端设备数据的方法，或采用轮询的方式先获知哪个终端设备有数据要发送，再启动RT-to-BC类型的命令；

所述终端设备到终端设备之间的消息传输，总线控制器也采用定时启动终端设备间的发送，或采用轮询的方法先获知哪个终端设备有数据要发送，再启动RT-to-RT类型的命令。

2.根据权利要求1所述的同步高速1553B总线系统，其特征在于，所述终端设备的最大个数为31。

3.根据权利要求1所述的同步高速1553B总线系统，其特征在于，所述方式命令包括同步、发送上一状态字、发送上一命令字、发送矢量字、发送自检测字、禁止终端设备标识标志位和取消终端设备标识标志位。

4.根据权利要求1所述的同步高速1553B总线系统，其特征在于，所述总线控制器和终端设备均包括编码器和解码器，均采用系统时钟进行编码和解码；均通过FPGA设计实现。

5.根据权利要求4所述的同步高速1553B总线系统，其特征在于，所述编码器的编码过程为：判断待编码数据的类型：数据字还是命令字，若是命令字，输出的第一拍数据为DATA[3:0]＝{3’h7,parity}，高三位为1表示命令字，高三位为0表示数据字，parity位为待编码16位数据的奇校验位；若是数据字，输出的第一拍数据为DATA[3:0]＝{3’h0,parity}；然后从发送同步状态跳到发送数据状态，16位数据按照从高位到低位，每个时钟线发送4位，在DATA状态进行计数，计数到4时调至IDLE状态，等待下一个待编码数据。

6.根据权利要求4所述的同步高速1553B总线系统，其特征在于，所述解码器的解码过程为：在IDLE状态检测总线上的使能是否为0，若为0进入接收状态，并将本时钟的数据位寄存到Syn_data；接收数据状态为4个时钟，依次将数据总线上的数据移位寄存到dec_data中，若中间EN不为0，状态机调回IDLE状态，之前接收的数据无效；若收到的Syn_data的高3位全为1，表示译码的数据为命令字或状态字，置标志位cmd_flag为1；若Syn_data的高3位全为0，表示译码的数据为数据字，置标志位cmd_flag为0；只有译码正确且奇偶校验正确的数据才会置数据有效位data_valid给上层协议单元。