[发明专利]具有积分非线性内插(INL)失真补偿的时钟合成器

说明书

一种补偿由运行在频率f_sys处的系统时钟驱动的时钟合成器中的积分非线性内插(INL)失真的方法，该方法涉及在具有数字控制振荡器(DCO)和数字到时间转换器(DTC)的第一路径的输出处引入具有I*dt+δ的实际延迟的所选择的标称模拟延迟I*dt，以及在具有DCO和DTC的第二路径的输入处引入抵消第一路径中的实际模拟延迟的具有I*D+Δ的实际延迟的标称数字延迟I*D，调整第二路径中的补偿模块的内容x(k)，以针对k的不同值来对准第一和第二路径的输出脉冲，其中k表示内插点，针对I的所有N个值迭代地重复这两个在前的步骤，以及对补偿模块的内容x(k)进行平均来导出要施加到DTC之一的补偿值，以校正INL失真。

技术领域

本发明涉及精确定时的领域，并且具体而言涉及一种在数字到时间转换中的相位内插期间补偿非线性效应的方法，以及一种用于实现该方法的时钟合成器。

背景技术

各种电子电路要求以精确的频率合成极其准确的时钟信号。实现该结果的一种方式是锁定采用软件数字控制振荡器(SDCO)的数字锁相环，以从参考信号生成相位和频率值，该相位和频率值在适当的转换之后驱动硬件数字控制振荡器或数控振荡器(DCO/NCO)，以下简称DCO。这包括一种在每个系统脉冲上递增一定量的累加器。当累加器溢出时，其生成表示输出脉冲的进位输出。当进位被输出时，留在累加器中的余数表示相位。DCO以期望的总频率产生时钟脉冲，但因为这些脉冲在进位发生时与系统脉冲一致，所以它们通常不会被正确地调相且形成所谓的间隙时钟信号，因为当不存在进位时，没有输出出现在系统时钟脉冲中的一些脉冲上。

数字到时间转换器(DTC)利用由余数提供的相位信息来对硬件DCO的输出进行内插，并在其正确的相位位置中产生均匀间隔的时钟脉冲。美国专利no.8,692,599中描述了这样的布置，该美国专利的内容通过援引而被并入本文。

由于以模拟形式实现的DTC不是完全线性的事实，所以在现有技术中出现了一个问题。在每个系统时钟脉冲周期内的内插点之间的非线性空间创建了显著大于如由内插点k的数量M确定的DTC内插的分辨率的输出时钟抖动。预校准通常被用来消除该非线性失真，但这必须被不断地调整以补偿温度变化。

发明内容

本发明的各实施例采用一种准确补偿方法，该方法能够快速且自适应地调整DTC内插中的非线性失真，并因此创建低抖动输出时钟。根据本发明的各实施例，两条路径被采用，每条路径包括DCO和DTC。有意的初始延迟在第二路径的输入处被引入，其通过被引入到第一路径的输出中的模拟延迟而得到补偿。改变初始延迟移动了针对第二路径的内插点，但对第一路径没有影响。通过对针对初始延迟和补偿延迟的多个匹配对的测量求平均，本发明为第一路径中的每个内插点k产生离散平均积分非线性失真值，并且为第二路径中的系统时钟周期内的所有M个内插点产生平均积分非线性失真值。该平均与输入到DCO的初始相位值的变化不大，并因此可被视作常数，这在最终电路系统中能够被允许。

根据本发明，提供了一种补偿由运行在频率f_sys处的系统时钟驱动的时钟合成器中的积分非线性内插(INL)失真的方法，包括：

(i)提供包括第一数字控制振荡器(DCO)、第一数字到时间转换器(DTC)、第一补偿模块以及可调整延迟模块的第一路径，所述第一数字控制振荡器响应于输入频率值Freq来生成输出时钟脉冲，所述第一数字到时间转换器用于对系统时钟脉冲之间的一系列M个内插点k进行线性内插以校正输出时钟脉冲的相位，所述第一补偿模块用于向第一DTC施加补偿值以校正INL失真，并且所述可调整延迟模块用于将一系列的标称模拟延迟I*dt,(I＝0,1,…N-1)引入到第一DCT的输出中，其中N*dt＝1/f_sys；