[发明专利]采布斯乘法的微处理器

权利要求书

1.一种用于实现神经网络算法的微处理器，包括：

第一空间以及第二空间；以及

数据路径，用以执行微指令，

其中：

该微指令的第一字段用于指示该数据路径自该第一空间取得被乘数供应数据；

该微指令的第二字段用于指示该数据路径自该第二空间取得乘数供应数据；

该微指令的第三字段用于指示该数据路径的数据位宽，其中，该数据位宽为字长；

该数据路径对该乘数供应数据进行取数获得多个布斯乘法取数；

该数据路径依据该数据位宽将该被乘数供应数据划分为多个被乘数，并对所述被乘数与所述布斯乘法取数进行布斯乘法以产生多个部分乘积，该数据路径还根据该数据位宽从所述部分乘积中选择一部分进行移位相加以产生多个乘积。

2.如权利要求1所述的微处理器，其中：

该微指令的第四字段用于指示该数据路径的物理位宽，该物理位宽决定该被乘数供应数据及该被乘数供应数据的长度。

3.如权利要求1所述的微处理器，其中：

上述数据位宽可变。

4.如权利要求1所述的微处理器，其中该数据路径包括：

第一取数寄存器，在第一数据位宽下，暂存乘数供应数据所载的第一乘数的无符号尾端取数；

第三取数寄存器，在该第一数据位宽下，暂存该乘数供应数据所载的第二乘数的起始取数；

第四取数寄存器，在长于该第一数据位宽的第二数据位宽下，暂存该乘数供应数据所载的第三乘数的中段取数，其中，该第三乘数的上述中段取数由上述第一乘数的上述无符号尾端取数及上述第二乘数的上述起始取数组合而成；以及

部分乘积选择电路，其中：

在该第一数据位宽下，该部分乘积选择电路选择该第三取数寄存器内容与该第二乘数对应的被乘数进行布斯乘法产生的结果作为第三部分乘积；且

在该第二数据位宽下，该部分乘积选择电路选择该第四取数寄存器内容与该第三乘数对应的被乘数进行布斯乘法产生的结果作为该第三部分乘积。

5.如权利要求4所述的微处理器，其中该数据路径还包括：

第二取数寄存器，填全零值；其中，

在该第一数据位宽下，关于无符号操作，该部分乘积选择电路选择该第一取数寄存器内容与该第一乘数对应的被乘数进行布斯乘法产生的结果作为第二部分乘积；

在该第二数据位宽下，该部分乘积选择电路选择该第二取数寄存器内容与该第三乘数对应的被乘数进行布斯乘法产生的结果作为该第二部分乘积。

6.如权利要求5所述的微处理器，其中该数据路径还包括：

在该第一数据位宽下，关于有符号操作，该部分乘积选择电路选择该第二取数寄存器内容与该第一乘数对应的被乘数进行布斯乘法产生的结果作为该第二部分乘积。

7.如权利要求5所述的微处理器，其中：

该第一数据位宽为4；且

该第二数据位宽为8。

8.如权利要求7所述的微处理器，其中：

该第一取数寄存器、该第二取数寄存器以及该第四取数寄存器对应该乘数供应数据的第4、第5及第6个位。

9.如权利要求7所述的微处理器，其中：

该第一乘数载于该乘数供应数据的第1个位至第4个位；

该第二乘数载于该乘数供应数据的第5个位至第8个位；且

该第三乘数载于该乘数供应数据的上述第1个位至上述第8个位。

10.如权利要求2所述的微处理器，其中：

该微指令的第五字段用于指示该乘积集合数据的存储目标。

11.如权利要求10所述的微处理器，其中：

该微指令的第六字段用于指示该数据路径实施有符号或无符号的运算。