[发明专利]纠错编码方法、装置、设备及计算机可读存储介质有效
申请号: | 201810053315.0 | 申请日: | 2018-01-19 |
公开(公告)号: | CN108282265B | 公开(公告)日: | 2020-11-03 |
发明(设计)人: | 刘文印;王功良 | 申请(专利权)人: | 广东工业大学 |
主分类号: | H04L1/00 | 分类号: | H04L1/00;H03M13/15 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 罗满 |
地址: | 510006 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 纠错 编码 方法 装置 设备 计算机 可读 存储 介质 | ||
1.一种纠错编码方法,其特征在于,包括:
将待编码的字符转换为二进制比特串;
将所述二进制比特串按照预设顺序分成长度不同的若干个二进制子串;
依次对各个所述二进制子串添加校验码得到密文子串;
将所述密文子串按照所述预设顺序重新组合为最终二进制编码;
其中,所述将所述二进制比特串按照预设顺序分成长度不同的若干个二进制子串的过程具体为:
根据预设编码长度N以及关系式2p-1<N≤2p计算得到转换位数p;
获取所述二进制比特串的长度,并将所述二进制比特串的长度除以所述转换位数p得到整数商M以及余数Y;
在所述二进制比特串最后Y位数的最高位前加一个1再加多个0,直至所述二进制比特串的长度能够被所述转换位数p整除,且整除后的商为M+1;
在从0到N的整数内选取若干个整数组成密钥数组,并且所述密钥数组中所有整数的和为M+1;将所述密钥数组中的各个整数与所述转换位数p相乘得到分组参数;
根据所述分组参数将所述二进制比特串分为若干个二进制子串。
2.根据权利要求1所述的纠错编码方法,其特征在于,在所述将所述密文子串按照所述预设顺序重新组合为最终二进制编码之后,还包括:
发出完成纠错编码的提示。
3.一种纠错编码装置,其特征在于,包括:
转换单元,用于将待编码的字符转换为二进制比特串;
分组单元,用于将所述二进制比特串按照预设顺序分成长度不同的若干个二进制子串;
编码单元,用于依次对各个所述二进制子串添加校验码得到密文子串;
组合单元,用于将所述密文子串按照所述预设顺序重新组合为最终二进制编码;
其中,所述分组单元包括:
选取子单元,用于根据预设编码长度N以及关系式2p-1<N≤2p计算得到转换位数p;
获取子单元,用于获取所述二进制比特串的长度,并将所述二进制比特串的长度除以所述转换位数p得到整数商M以及余数Y;
补足子单元,用于在所述二进制比特串最后Y位数的最高位前加一个1再加多个0,直至所述二进制比特串的长度能够被所述转换位数p整除,且整除后的商为M+1;
密钥子单元,用于在从0到N的整数内选取若干个整数组成密钥数组,并且所述密钥数组中所有整数的和为M+1;将所述密钥数组中的各个整数与所述转换位数p相乘得到分组参数;
分组子单元,用于根据所述分组参数将所述二进制比特串分为若干个二进制子串。
4.根据权利要求3所述的纠错编码装置,其特征在于,还包括:
提示单元,用于发出完成纠错编码的提示。
5.一种纠错编码设备,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至2任一项所述的纠错编码方法的步骤。
6.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至2任一项所述的纠错编码方法的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东工业大学,未经广东工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810053315.0/1.html,转载请声明来源钻瓜专利网。