[发明专利]移位寄存器单元及其驱动方法、栅极驱动电路

权利要求书

1.一种移位寄存器单元，其特征在于，包括输入模块、输出模块、复位模块和复位控制模块，其中：

所述输入模块，连接所述输出模块、输入信号端和第一时钟信号端，用于在所述第一时钟信号端的第一时钟信号的控制下将输入信号输出至上拉节点；

所述输出模块，连接输出端和第二时钟信号端，用于在上拉节点的电位的控制下，将所述第二时钟信号端的第二时钟信号输出至所述输出端；

所述复位控制模块，分别连接下拉节点、输入信号端、所述第一时钟信号端和第一电平信号端，用于控制下拉节点的电位；

所述复位模块，连接所述输出端、下拉节点、上拉节点和第一电平信号端，用于在下拉节点的电位的控制下，复位所述上拉节点和所述输出端的电位；

所述复位模块包括第四晶体管和第七晶体管，其中：

所述第四晶体管，其控制极与所述下拉节点连接，其第一极与所述输出端连接，其第二极与所述第一电平信号端连接；

所述第七晶体管，其控制极与所述下拉节点连接，其第一极与所述上拉节点连接，其第二极与所述第一电平信号端连接；

所述复位控制模块包括第五晶体管、第六晶体管和第二电容，其中：

所述第五晶体管，其控制极和第一极与所述第一时钟信号端连接，其第二极与所述下拉节点连接；

所述第六晶体管，其控制极与所述输入信号端连接，其第一极与所述第五晶体管的第二极连接，其第二极与所述第一电平信号端连接；

所述第二电容，其第一端与所述第六晶体管的第一极连接，其第二端与所述第六晶体管的第二极连接。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管和第二晶体管，其中：

所述第一晶体管，其控制极和第一极与所述输入信号端连接，其第二极与所述第二晶体管的第一极连接；

所述第二晶体管，其控制极与第一时钟信号端连接，其第二极与所述上拉节点连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括第三晶体管和第一电容，其中：

所述第三晶体管，其控制极与所述上拉节点连接，其第一极与所述第二时钟信号端连接，其第二极与输出端连接，

所述第一电容，其第一端与所述第三晶体管的控制极连接，其第二端与所述第三晶体管的第二极连接。

4.一种权利要求1-3任一项所述的移位寄存器单元的驱动方法，其特征在于，包括：

在第一时钟信号和输入信号的控制下，通过输入模块将输入信号输出至上拉节点；

在上拉节点的电位的控制下，通过输出模块将第二时钟信号输出至所述输出端；

在所述第一时钟信号和输入信号的控制下，控制所述下拉节点的电位，在所述下拉节点的电位的控制下，通过复位模块复位上拉节点和输出端的电位；

在第一时钟信号和输入信号的控制下，控制下拉节点的电位，通过复位控制模块控制复位模块复位上拉节点和输出端的电位至第一电平信号。

5.根据权利要求4所述的移位寄存器单元的驱动方法，其特征在于，所述第一时钟信号和所述第二时钟信号为互补脉冲信号。

6.根据权利要求4所述的移位寄存器单元的驱动方法，其特征在于，前一级所述移位寄存器单元的输出信号为本级所述移位寄存器单元的所述输入模块和所述复位控制模块的输入信号。

7.一种栅极驱动电路，其特征在于，包括权利要求1-3任一项的所述移位寄存器单元，多级所述移位寄存器单元级联连接。

8.根据权利要求7所述的栅极驱动电路，其特征在于，前一级所述移位寄存器单元的输出端与本级所述移位寄存器单元的所述输入模块和所述复位控制模块连接。