[发明专利]一种栅极氧化层的制作方法

说明书

本发明提供一种栅极氧化层的制作方法，包括：提供一衬底，所述衬底包括第一区域和第二区域；在所述衬底上形成第一栅极氧化层；干法刻蚀去除所述第二区域部分第一栅极氧化层，使所述第二区域剩余的第一栅极氧化层厚度大于湿法刻蚀去除所述第二区域剩余的第一栅极氧化层；在所述衬底上形成第二栅极氧化层。本发明通过增加衬底HDMS的处理时间，增强光刻胶粘附性，减少干法刻蚀的时间，增加了干法刻蚀后剩余栅极氧化层的厚度，从而避免干法刻蚀过程中等离子体对有源区的损伤，改善器件阈值电压均匀性，进而保证器件的性能和良率。

技术领域

本发明涉及半导体技术领域，尤其涉及一种栅极氧化层的制作方法。

背景技术

目前，在同一芯片上的电路设计，包括逻辑电路与储存电路，需要不同厚度的栅极氧化层来实现电路设计的要求。高性能的逻辑电路的一个器件中需要不同厚度的栅极氧化层：高可靠性需要较高的电压，则需要较厚的栅极氧化层；而晶体管的操控性(高操作速度)或者较低的电压，则需要较薄的栅极氧化层。于是，在一个芯片上生成不同厚度的栅极氧化层成了一项非常迫切的发展任务。

现有技术中，为在同一半导体衬底上制作不同厚度的栅极氧化层，需采用光刻胶覆盖一区域的栅极氧化层，去除另一区域的栅极氧化层，之后在该另一区域上形成另一厚度的栅极氧化层。

然而，在实际工艺中发现，上述方法制作的具有不同厚度栅极氧化层的半导体器件性能并不可靠。去除栅极氧化层通常采用光刻、干法刻蚀及湿法刻蚀，干法刻蚀中的等离子体会造成电荷被俘获在有源区表面，表面俘获电荷会影响器件阈值电压，从而影响器件正常工作。

发明内容

本发明的目的在于提供一种栅极氧化层的制作方法，提高栅极氧化层质量，改善器件阈值电压均匀性。

为实现上述目的，本发明提供一种栅极氧化层的制作方法，包括：

提供一衬底，所述衬底包括第一区域和第二区域；

在所述衬底上形成第一栅极氧化层；

干法刻蚀去除所述第二区域部分第一栅极氧化层，使所述第二区域剩余的第一栅极氧化层厚度大于90A；

湿法刻蚀去除所述第二区域剩余的第一栅极氧化层；

在所述衬底上形成第二栅极氧化层。

优选的，在所述衬底上形成第一栅极氧化层之后，对所述衬底进行HMDS处理。

优选的，在对所述衬底进行HMDS处理之后，还包括在所述衬底上形成光刻胶。

优选的，HMDS处理的时间大于75秒。

优选的，所述干法刻蚀为等离子体刻蚀。

优选的，所述湿法刻蚀采用的刻蚀液为氢氟酸。

优选的，所述第一栅极氧化层和所述第二栅极氧化层的材质均为氧化硅。

优选的，所述第一区域与所述第二区域之间通过隔离结构隔离。

优选的，所述第一栅极氧化层厚度大于所述第二栅极氧化层的厚度。

综上所述，本发明提供的栅极氧化层的制作方法中，通过控制第二区域剩余第一栅极氧化层的厚度，避免了干法刻蚀过程中对衬底的损伤，改善器件阈值电压的均匀性，进而保证器件的性能和良率。

进一步的，本发明通过增加衬底HDMS的处理时间，增加光刻胶粘附性，进而减少干法刻蚀的时间，增加干法刻蚀后第二区域剩余栅极氧化层的厚度。

附图说明

图1是本发明一实施例所提供的栅极氧化层的制作方法流程图；

图2a至图2d是本发明一实施例所提供的栅极氧化层制作过程的结构示意图。