[发明专利]LDMOS晶体管及其制造方法在审
申请号: | 201810055437.3 | 申请日: | 2018-01-19 |
公开(公告)号: | CN108172621A | 公开(公告)日: | 2018-06-15 |
发明(设计)人: | 吴兵;詹前陵;童亮 | 申请(专利权)人: | 矽力杰半导体技术(杭州)有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336 |
代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 蔡纯;高青 |
地址: | 310012 浙江省杭州市*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 外延层 掺杂类型 绝缘层 衬底 导电通道 源区 第一区域 屏蔽导体 栅极结构 上表面 减小 漂移 绝缘层延伸 漂移区 深宽比 硬掩膜 电阻 漏区 体区 制造 穿过 覆盖 | ||
1.一种制造LDMOS晶体管的方法,其中,包括:
在第一掺杂类型的衬底上形成第一掺杂类型的外延层;
在所述外延层的上表面形成栅极结构;
在所述外延层内形成第一掺杂类型的体区以及第二掺杂类型的漂移区,在所述体区内形成第二掺杂类型源区,所述第二掺杂类型与所述第一掺杂类型相反;
在所述外延层上表面以及所述栅极结构上形成第一绝缘层;
在所述第一绝缘层上形成屏蔽导体层;
形成覆盖所述屏蔽导体层的第二绝缘层;
以所述第二绝缘层作为硬掩膜,形成第一导电通道,所述第一导电通道由所述第二绝缘层延伸至所述衬底的上表面,以将所述源区与所述衬底连接;
在所述漂移区内形成漏区。
2.根据权利要求1所述的方法,其中,形成第一导电通道的步骤包括:
以第二绝缘层作为硬掩膜,形成第一沟槽,所述第一沟槽由所述第二绝缘层延伸至所述衬底的上表面,以暴露出所述衬底;
在所述第一沟槽中填充导电材料,以形成所述第一导电通道,所述第一导电通道由所述第二绝缘层向所述衬底的方向延伸,并依次穿过所述屏蔽导体层、所述第一绝缘层、所述源区、所述体区以及所述外延层而到达所述衬底的上表面。
3.根据权利要求2所述的方法,其中,还包括:
在填充所述第一沟槽前,在被所述第一沟槽暴露的衬底中形成第一掺杂类型的体接触区,所述体接触区通过所述第一导电通道与所述源区连接。
4.根据权利要求1所述的方法,其中,形成所述屏蔽导体层之后,刻蚀屏蔽导体层,使得位于所述漂移区上表面的所述第一绝缘层至少部分暴露;并且
在形成第二绝缘层时使得第二绝缘层还覆盖所述第一绝缘层的暴露部分。
5.根据权利要求1所述的方法,其中,形成所述漏区的步骤包括:
在所述第二绝缘层和所述第一导电通道上形成第三绝缘层;
以所述第三绝缘层作为掩模,形成第二沟槽,所述第二沟槽由所述第三绝缘层向所述外延层的方向延伸,并依次穿过所述第二绝缘层、第一绝缘层而到达所述漂移区的上表面,以暴露所述漂移区,
在被所述第二沟槽暴露的漂移区内形成漏区。
6.根据权利要求5所述的方法,其中,还包括:用导电材料填充所述第二沟槽形成所述第二导电通道,在所述第三绝缘层的上表面形成漏极电极,使得所述第二导电通道连接所述漏区和所述漏极电极。
7.根据权利要求1所述的方法,其中,形成所述栅极结构的步骤包括:
在所述衬底的上表面形成栅极介质层,在所述栅极介质层上形成栅极导体,在所述栅极导体上形成硅化物层,以及在所述硅化物上形成第四绝缘层;
依次刻蚀所述第四绝缘层、硅化物层、栅极导体,以在所述衬底的上表面的形成所述栅极结构。
8.根据权利要求1所述的方法,其中,形成所述体区的步骤包括:
以所述栅极结构作为掩膜,在所述外延层的第一区域内进行第一掺杂类型的掺杂,以形成所述体区。
9.根据权利要求1所述的方法,其中,形成所述漂移区的步骤包括:
以所述栅极结构作为掩膜,在所述外延层的第二区域内进行第二掺杂类型的掺杂,以形成所述漂移区。
10.根据权利要求1所述的方法,其中,还包括:
在所述衬底的下表面形成源极电极,所述源极电极通过所述第一导电通道与所述源区、所述屏蔽导体层电连接。
11.根据权利要求1所述的方法,其中,形成所述第一导电通道之前蚀刻所述屏蔽导体层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽力杰半导体技术(杭州)有限公司,未经矽力杰半导体技术(杭州)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810055437.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件结构及其制造方法
- 下一篇:功率半导体器件
- 同类专利
- 专利分类