[发明专利]一种有效抑制双极性电流的双栅隧穿场效应晶体管

说明书

一种有效抑制双极性电流的双栅隧穿场效应晶体管，属于半导体器件技术领域。本发明提供的双栅隧穿场效应晶体管中，第一沟道区氧化层覆盖沟道区上表面部分区域，第二沟道区氧化层覆盖沟道区下表面部分区域，第一漏区氧化层覆盖在沟道区中未被第一沟道区氧化层覆盖的沟道区上表面和部分漏区上表面，第二漏区氧化层覆盖在沟道区中未被第二沟道区氧化层覆盖的沟道区下表面和部分漏区下表面，且第一漏区氧化层的厚度大于第一沟道区氧化层，第二漏区氧化层的厚度大于第二沟道区氧化层。该双栅隧穿场效应晶体管在不影响器件的开态电流的前提下，有效地抑制了器件的双极性电流，保证器件具有较好的开关特性，可应用于大规模集成电路中。

技术领域

本发明属于半导体器件技术领域，涉及一种双栅隧穿场效应晶体管，具体涉及一种能够有效抑制双极性电流的双栅隧穿场效应晶体管。

背景技术

随着微电子工艺的进步，器件的特征尺寸越来越小，对功耗的要求也越来越高。但是目前，电路中普遍采用的MOS晶体管由于漂移扩散的物理机制的限制，其亚阈值摆幅在常温下始终不能低于60mV/dec，无法随着器件的小型化而同步减小，漏致势垒降低、带带隧穿等效应会使得器件的关态泄露电流不断增大，增加了器件的功耗。

为了降低器件的功耗，研发具有超陡峭亚阈值斜率的器件结构已成为研究工作者的关注焦点。隧穿场效应晶体管(TFET)不同于传统的MOSFET，其源漏掺杂类型相反，利用栅极控制反向偏置的PIN结的带带隧穿实现导通，克服了传统MOSFET亚阈值斜率60mV/dec的限制，有效减小了器件的功耗。

目前，双栅隧穿场效应晶体管的结构如图2所示，其泄漏电流比较大，存在双极性问题，特别是在短沟道的情况下，泄漏电流恶化严重。对于N型双栅TFET，当器件处于关态时，随着栅电压的减小，漏极电流也逐渐增大，严重影响了器件的关断特性。这主要是因为当栅源电压小于0时，沟道区和漏区之间也会发生带带隧穿，且带带隧穿几率随着栅电压的减小而增大，最终导致漏极电流很大，影响器件的关断特性。

发明内容

本发明针对背景技术存在的缺陷，提出了一种有效抑制双极性电流的双栅隧穿场效应晶体管。本发明隧穿场效应晶体管在不影响器件的正向导通电流的前提下，有效抑制了器件的双极性电流，保证器件具有较好的开关特性，可应用于大规模集成电路中。

本发明的技术方案如下：

一种有效抑制双极性电流的双栅隧穿场效应晶体管，包括源区110、沟道区111、漏区112、第一沟道区氧化层113、第二沟道区氧化层115、第一漏区氧化层114、第二漏区氧化层116、顶部栅电极117、底部栅电极118、源电极119和漏电极120，所述第一沟道区氧化层覆盖沟道区上表面部分区域，第二沟道区氧化层覆盖沟道区下表面部分区域，第一漏区氧化层覆盖在沟道区中未被第一沟道区氧化层覆盖的沟道区上表面部分和部分漏区上表面，第二漏区氧化层覆盖在沟道区中未被第二沟道区氧化层覆盖的沟道区下表面部分和部分漏区下表面，第一漏区氧化层114的厚度比第一沟道区氧化层113的厚度厚，第二漏区氧化层116的厚度比第二沟道区氧化层115的厚度厚。

进一步地，上述双栅隧穿场效应晶体管，对于N型双栅隧穿场效应晶体管，源区为P型重掺杂，漏区为N型重掺杂，沟道区为N型轻掺杂；对于P型双栅隧穿场效应晶体管，源区为N型重掺杂，漏区为P型重掺杂，沟道区为P型轻掺杂。

进一步地，所述第一沟道区氧化层113的左边界与沟道区111的左边界重合，第二沟道区氧化层115的左边界与沟道区111的左边界重合；所述第一沟道区氧化层113和第二沟道区氧化层115的右边界与沟道区111的右边界之间的距离D满足：0＜D＜沟道区长度的一半。

进一步地，所述第一沟道区氧化层113的右边界与第一漏区氧化层114的左边界重合，第二沟道区氧化层115的右边界与第二漏区氧化层116的左边界重合。第一漏区氧化层114和第二漏区氧化层116的右边界与漏区112的左边界之间的距离L满足：0＜L＜漏区的长度。