[发明专利]半导体存储器件的检测电路及检测方法

权利要求书

1.一种半导体存储器件的检测电路，其特征在于，包括：

第一电阻提供模块，包括n个并联的上拉电阻，n个所述上拉电阻的结构相同，其中，n是大于等于2的正整数；

参考电阻，所述参考电阻和所述第一电阻提供模块在所述半导体存储器件的阻抗端点串联，所述参考电阻一端接地，所述第一电阻提供模块一端连接电源；

控制码产生单元，所述控制码产生单元的输出端与每个所述上拉电阻连接，所述控制码产生单元用于将产生的控制码输出至每个所述上拉电阻，以控制所述第一电阻提供模块的电阻值；

参考电压提供单元，用于提供参考电压；以及

第一比较器，所述第一比较器的同相输入端连接所述阻抗端点，所述第一比较器的反相输入端连接所述参考电压提供单元的第一输出端，以比较所述阻抗端点处的第一电压与所述参考电压；

所述参考电压提供单元经由所述第一输出端输出第一参考电压至所述第一比较器，所述第一比较器还获取所述阻抗端点的第一电压并比较所述第一电压与所述第一参考电压；

其中，所述第一参考电压是各所述上拉电阻的阻值均为期望的最大值情况下所述阻抗端点的电压，所述第一电压是各所述上拉电阻的阻值均为实际的最大值的情况下所述阻抗端点的电压。

2.根据权利要求1所述的检测电路，其特征在于，所述参考电压提供单元经由所述第一输出端输出第二参考电压至所述第一比较器，所述第一比较器还获取所述阻抗端点的第二电压并比较所述第二电压与所述第二参考电压；

其中，所述第二参考电压是各所述上拉电阻的阻值均为期望的最小值情况下所述阻抗端点的电压，所述第二电压是各所述上拉电阻的阻值均为实际的最小值的情况下所述阻抗端点的电压。

3.根据权利要求2所述的检测电路，其特征在于，还包括第二比较器，所述第二比较器的同相输入端连接所述阻抗端点，所述第二比较器的反相输入端连接所述参考电压提供单元的第二输出端；

所述参考电压提供单元经由所述第二输出端输出第三参考电压至所述第二比较器，所述第三参考电压小于所述第一参考电压；所述第二比较器用于比较所述第一电压与所述第三参考电压；

所述参考电压提供单元经由所述第二输出端输出第四参考电压至所述第二比较器，所述第四参考电压大于所述第二参考电压，所述第二比较器还用于比较所述第二电压与所述第四参考电压。

4.一种检测方法，其特征在于，包括如下步骤：

提供如权利要求1所述的半导体存储器件的检测电路；

所述参考电压提供单元经由第一输出端输出参考电压；

所述第一比较器获取所述阻抗端点的第一电压；

所述第一比较器比较所述第一电压与所述参考电压，得到第一比较结果；

当所述参考电阻一端接地，且所述第一电阻提供模块一端连接电源时，所述参考电压包括第一参考电压，所述第一参考电压是各所述上拉电阻的阻值均为期望的最大值情况下所述阻抗端点的电压，所述第一电压是各所述上拉电阻的阻值均为实际的最大值的情况下所述阻抗端点的电压。

5.根据权利要求4所述的检测方法，其特征在于，还包括如下步骤：

所述参考电压提供单元经由第一输出端输出第二参考电压至所述第一比较器；

所述第一比较器获取所述阻抗端点的第二电压；

所述第一比较器比较所述第二电压与所述第二参考电压，得到第二比较结果；

根据第一比较结果和第二比较结果，判断所述上拉电阻阻值的实际调节范围的状态；

其中，所述第二参考电压是各所述上拉电阻的阻值均为期望的最小值情况下所述阻抗端点的电压，所述第二电压是各所述上拉电阻的阻值均为实际的最小值的情况下所述阻抗端点的电压。