[发明专利]堆叠式图像传感器、像素管芯及其制造方法有效
申请号: | 201810061247.2 | 申请日: | 2018-01-23 |
公开(公告)号: | CN108281412B | 公开(公告)日: | 2020-02-14 |
发明(设计)人: | 穆钰平;陈世杰;金子贵昭;黄晓橹 | 申请(专利权)人: | 德淮半导体有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L23/367;H01L23/373;H01L23/552;H01L27/146 |
代理公司: | 11038 中国国际贸易促进委员会专利商标事务所 | 代理人: | 欧阳帆 |
地址: | 223300 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 金属件 金属连线层 衬底 穿通 堆叠式图像传感器 像素 电介质层 外围区域 像素区域 硅通孔 像素管 金属互连层 焊盘开口 像素单元 电连接 接触件 焊盘 填充 制造 暴露 外部 覆盖 | ||
本公开涉及堆叠式图像传感器、像素管芯及其制造方法。一实施例提供了堆叠式图像传感器,包括:逻辑衬底及其上方的第一金属连线层;第一金属连线层上的第一电介质层;第一电介质层上的第二金属连线层,具有第一金属件和第二金属件;第二金属连线层上的像素衬底,具有像素区域和外围区域;焊盘开口,穿通像素衬底而到达第一金属件,使第一金属件的一部分暴露于外部以作为焊盘;以及穿通硅通孔,穿通像素衬底和第一金属件的另一部分而到达第一金属互连层的一个金属件,穿通硅通孔中填充有接触件,其使第一金属件电连接到该一个金属件,第一金属件位于外围区域对应区域,第二金属件位于像素区域对应区域且在平面图中覆盖所有像素单元。
技术领域
本公开涉及半导体领域,具体来说,涉及图像传感器领域。
背景技术
目前,在许多图像传感器(特别是背照式CMOS图像传感器 (CIS))的情况下,需要在晶圆级别将两片晶圆面对面键合在一起。例如,将一片逻辑晶圆(logic wafer)(包含逻辑管芯(die))和一片像素晶圆(pixel wafer)(包含像素管芯)键合在一起,键合界面一般为电介质层与电介质层(例如TEOS与TEOS,TEOS与氮化硅等)。在完成整个晶圆级的制造工艺之后,将堆叠的晶圆切片 (singulate)成为单个堆叠式图像传感器(包含键合在一起的逻辑管芯和像素管芯)。和常规背照式图像传感器相比,堆叠式图像传感器将信号处理电路转移到逻辑管芯中,增加了像素管芯中的像素区域的总面积,其中,上下两个管芯的电路通过穿通硅通孔(Through Silicon Via,简称为“TSV”)结构连接起来。
但是,目前存在对于该堆叠式图像传感器进行进一步优化的需求。
发明内容
本公开的一个目的是提供一种新型的堆叠式图像传感器、像素管芯及其相应的制造方法。
根据本公开的第一方面,提供了一种堆叠式图像传感器,其包括:逻辑衬底,在所述逻辑衬底中形成有用作信号处理电路的晶体管部件;位于逻辑衬底上的第一金属连线层,具有一个或更多个金属件;位于第一金属连线层上的第一电介质层;位于第一电介质层上的第二金属连线层,具有第一金属件和第二金属件;位于第二金属连线层上的像素衬底,具有形成像素单元的像素区域和外围区域;焊盘开口,穿通所述像素衬底而到达第一金属件,使得第一金属件的一部分暴露于外部以作为焊盘部分;以及穿通硅通孔,穿通所述像素衬底和第一金属件的另一部分而到达第一金属互连层中的一个金属件,其中所述穿通硅通孔中填充形成有接触件,所述接触件接触第一金属件和所述一个金属件,从而使得第一金属件电连接到所述一个金属件;其中第二金属连线层中的第一金属件位于与像素衬底的外围区域对应的区域中,并且第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元。
根据本公开的第二方面,提供了一种像素管芯,其包括:像素衬底,具有形成像素单元的像素区域和外围区域;位于像素衬底上的最外侧金属连线层,具有第一金属件和第二金属件,其中第一金属件位于与外围区域对应的区域中,并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分,第二金属件位于与像素区域对应的区域中并在与像素衬底的主平面平行的平面图中覆盖所有像素单元;以及位于最外侧金属连线层上的键合用电介质层。
根据本公开的第三方面,提供了一种制造像素管芯的方法,其包括:提供像素衬底,所述像素衬底具有形成像素单元的像素区域和外围区域;在像素衬底上形成最外侧金属连线层,所述最外侧金属连线层具有第一金属件和第二金属件,其中第一金属件位于与外围区域对应的区域中,并且第一金属件的一部分能用作所述像素管芯的焊盘部分而另一部分能用作穿通硅通孔的着陆部分,而第二金属件位于与像素区域对应的区域中,并且在与像素衬底的主平面平行的平面图中覆盖所有像素单元;以及在最外侧金属连线层上形成键合用电介质层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德淮半导体有限公司,未经德淮半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810061247.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:使用电压隔离通路进行拥挤感知缓冲的方法和装置
- 下一篇:制作电容器的方法