[发明专利]一种改善外延片污染印记的方法

说明书

本发明提供一种改善外延片污染印记的方法，所述方法包括：提供外延机台，所述外延机台包括基座、用于支撑所述基座的支撑架以及位于所述基座顶部的腔室；在所述基座上形成涂层；提供半导体衬底，将所述半导体衬底放入所述腔室中，在所述半导体衬底表面形成外延层，所述外延层和所述半导体衬底构成外延片，其中在形成所述外延层的过程中，所述涂层可以阻挡和/或吸附所述支撑架的污染粒子。采用本发明的方法，在半导体衬底表面形成外延层之前，在基座上形成涂层，所述涂层可以阻挡和/或吸附支撑架的污染粒子，从而减小所述支撑架区域的污染粒子浓度，进而改善所述外延片的污染印记。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种改善外延片污染印记的方法。

背景技术

在半导体器件制造领域，通常会在硅衬底上形成一层单晶硅作为外延层，外延层能够在后续进行离子注入掺杂，形成注入基区、发射区等等。将单晶硅圆片在化学气相沉积(CVD)设备中，加热到一定温度后，通入甲硅烷之类的分子中含有硅的气体，甲硅烷通过热分解产生的硅原子就会沉积在单晶硅圆片的表面上，并且按照单晶硅圆片中硅原子的顺序排列起来，使得单晶硅圆片变厚变大，外延层的晶轴方向与基层单晶硅圆片中的晶轴方向是一致的。当需要外延层为n型半导体时，可以在硅烷气体中掺入少量的磷化氢气体或者三氢化砷；当需要外延层为p型半导体时，可以在硅烷气体中掺入少量的乙硼烷气体。而且根据外延层的需要，可以任意调节上述气体的掺杂浓度，在抛光的硅晶圆上再生长一层具有一定电阻率和厚度的单晶硅薄膜，以改善并调控硅晶圆表面质量以及导电性能，并且利用外延方法增加单晶硅圆片的厚度，是降低大规模集成电路成本的措施之一。

其中，外延片的铁杂质浓度是影响材料性能的一项关键参数，而目前的外延片生产过程中，普遍存在着某些固定位置的铁杂质浓度偏高的问题，这些固定位置称为铁浓度分布异常点，这些铁浓度分布异常点会影响晶圆的表面质量和电学性能，从而影响最终形成的器件的表面质量和电学性能。

本发明提供一种改善外延片污染印记的方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种改善外延片污染印记的方法，所述方法包括：提供外延机台，所述外延机台包括基座、用于支撑所述基座的支撑架以及位于所述基座顶部的腔室；在所述基座上形成涂层；提供半导体衬底，将所述半导体衬底放入所述腔室中，在所述半导体衬底表面形成外延层，所述外延层和所述半导体衬底构成外延片，其中在形成所述外延层的过程中，所述涂层可以阻挡和/或吸附所述支撑架的污染粒子。

进一步，所述涂层包括多晶硅层。

进一步，所述污染粒子是金属污染粒子。

进一步，所述外延层是单晶硅层。

进一步，所述涂层的厚度为0.5μm-2μm。

进一步，所述涂层的厚度为3μm‐6μm。

进一步，形成所述涂层和/或外延层的方法包括化学气相沉积工艺。

进一步，在所述化学气相沉积工艺中，沉积时间为10s‐20s；和/或沉积温度为950℃‐1050℃；和/或反应气体流量为10gpm‐30gpm。

进一步，在所述化学气相沉积工艺中，沉积时间为45s‐90s；和/或沉积温度为1050℃‐1150℃；和/或反应气体流量为30gpm‐40gpm。

进一步，在所述化学气相沉积工艺中，反应气体包括三氯硅烷。

进一步，所述支撑架包括空心三角支撑架。