[发明专利]一种基于有限状态机的计算机联锁平台控制方法

说明书

本发明提供了一种基于有限状态机的计算机联锁平台控制方法，包括新周期同步，校核主系、备系的四个CPU至同一时间线上运行；输入数据同步，以确保各CPU的输入数据同步；结果数据同步，发送控制命令或结束周期，若结果数据一致，则由主系主CPU向外部设备发送控制命令，完成一个周期的运算；若结果数据至少有一个不一致，则终止系统。本发明提供的基于有限状态机的计算机联锁平台控制方法，在整个控制平台中，有限状态机在新周期开始、输入数据、计算的结果数据分别进行同步，提高了发送的数据的准确性。另外通过设定算法确定主、备系CPU地位，在系统发生故障时将备系提升为主系，进行无缝切换，保证计算机联锁平台的正常运行。

技术领域

本发明涉及一种计算机联锁平台的控制方法，尤其涉及一种基于有限状态机的计算机联锁平台控制方法。

背景技术

铁路运输已经成为现代运输中不可替代的运输方式，铁路因其运输量大、运输速度快，而对国家经济的发展发挥着越来越重要的作用。计算机联锁系统是铁路运输系统的一项重要组成部分，计算机联锁系统是保障车站铁路运输安全、高效进行的主要设备。当前国内应用的计算机联锁系统大多为双机热备制式，随着铁路运输在市场的作用越来越重要，对计算机联锁系统的可靠性与安全性要求也越来越高，因此，目前更多的计算机联锁系统使用二乘二取二制式控制方法。

二乘二取二控制方式与双机热备制式、三取二制式控制方式相比，具有更高的可靠性与安全性。双机热备控制方式为两个CPU同时工作，互为主备。三取二控制方式为三个CPU同时工作，取其中2个CPU相同运算结果进行输出。二乘二取二控制方式为4个CPU同时工作，并且分为两系，完成二取二的工作，即每系2个CPU同时进行运算，运算结果通过比较后输出，两系工作单元互为主备，在安全性、可靠性方面有了显著的提高。

二乘二取二制式联锁控制平台由两台独立的联锁机构成，一台作为主系，另外一台作为备系。每系由两个独立的运算逻辑单元处理器(CPU)构成，两个运算逻辑单元处理器(CPU)有主从之分，即每系的两个CPU，一个为主CPU，另一个为从CPU。主CPU拥有绝对控制权，从CPU负责对主CPU的结果数据进行验证以完成二取二逻辑，因此，在二乘二取二制式联锁控制平台中共有4个CPU分别为4种状态：主系主CPU，主系从CPU，备系主CPU，备系从CPU。

在二乘二取二计算机联锁控制平台当中，4个运算逻辑单元处理器(CPU)执行完全一致的指令代码，它们之间彼此相互通信，构成了一个由4台运算逻辑单元处理器构成的小型集群，但是如何确保4台运算逻辑单元处理器同步运行，目前还没有一个更完善的控制方式。

发明内容

本发明针对现有技术存在的缺陷，提供一种既能保证4台运算逻辑单元处理器同步运行，又能保证4台运算逻辑单元处理器能够长时间稳定的运行而不从系统中退出，又能保证当系统发生故障或者需要切换时，能够将将主系、备系无缝切换的计算机联锁平台控制方法。

本发明提供的基于有限状态机的计算机联锁平台控制方法，所述控制方法包括：

——新周期同步，校核主系、备系的主CPU、从CPU至同一时间线上运行，所述同一时间线的算法为：设定主系主CPU为主定时器，并为所述主定时器设计一主计数器，每触发一次主定时器，所述主计数器的序号便增加1，在心跳帧当中流逝的周期数字段将该主计数器的序号传递到其它的CPU上，其它CPU的计数器与主计数器的序号比较，若两者的差值的绝对值大于等于1，则其它CPU的计数器调整为主定时器的序号。

——输入数据同步，主系主CPU向备系主CPU发送输入数据，主系主CPU与主系从CPU相互发送、接收输入数据，并比较输入数据，若主系从CPU的输入数据与主系主CPU的输入数据不一致，则主系从CPU的输入数据同步至与主系主CPU一致。