[发明专利]带隙基准电路及其运算放大器

权利要求书

1.一种用于带隙基准电路的运算放大器，所述运算放大器包括第一输入端、第二输入端和第一输出端，其特征在于，所述运算放大器还包括供电电路；

所述供电电路用于给所述运算放大器供电；

所述第一输入端包括第一三极管，所述第二输入端包括第二三极管；

所述第一三极管的基极与所述带隙基准电路中的电压正端电连接，所述第一三极管的集电极与所述供电电路的一端电连接，所述第一三极管的发射极接地；

所述第二三极管的基极与所述带隙基准电路中的电压负端电连接，所述第二三极管的集电极与所述供电电路的另一端电连接，所述第二三极管的发射极接地；

所述第一三极管的发射极面积大于所述第二三极管的发射极面积；

所述第一输出端用于输出驱动电压。

2.如权利要求1所述的用于带隙基准电路的运算放大器，其特征在于，所述供电电路包括第一PMOS管和第二PMOS管；

所述第一PMOS管的源极与所述第二PMOS管的源极电连接；

所述第一PMOS管的栅极与所述第二PMOS管的栅极电连接；

所述第一PMOS管的漏极与所述第一三极管的集电极电连接；

所述第二PMOS管的漏极与所述第二三极管的集电极电连接。

3.如权利要求2所述的用于带隙基准电路的运算放大器，其特征在于，所述运算放大器包括偏置电路；

所述偏置电路的输出端分别与所述第一PMOS管的漏极和所述第一PMOS管的栅极电连接；

所述偏置电路用于启动所述运算放大器。

4.如权利要求2所述的用于带隙基准电路的运算放大器，其特征在于，所述运算放大器还包括缓冲器；

所述缓冲器的输入端与所述第二PMOS管的漏极电连接，所述缓冲器的输出端为所述第一输出端；

所述缓冲器用于对所述第二PMOS管的漏极的输出电压进行隔绝处理。

5.如权利要求1所述的用于带隙基准电路的运算放大器，其特征在于，所述第一三极管和所述第二三极管均为NPN型三极管。

6.如权利要求2所述的用于带隙基准电路的运算放大器，其特征在于，所述运算放大器还包括第一电阻；

所述第一电阻的一端分别与所述第一三极管的发射极和所述第二三极管的发射极电连接，所述第一电阻的另一端接地。

7.一种带隙基准电路，其特征在于，所述带隙基准电路包括如权利要求1-6中任一项所述的运算放大器。

8.如权利要求7所述的带隙基准电路，其特征在于，所述带隙基准电路还包括第三三极管、第四三极管和第二电阻；

所述第一输入端分别与所述第一输出端和所述第三三极管的集电极电连接；

所述第二输入端分别与所述第一输出端和所述第四三极管的集电极电连接；

所述第二电阻的一端分别与所述第三三极管的发射极和所述第四三极管的发射极电连接，所述第二电阻的另一端接地。

9.如权利要求8所述的带隙基准电路，其特征在于，所述带隙基准电路还包括第三电阻、第四电阻和第五电阻；

所述第三电阻的一端与所述第一输入端电连接，另一端与所述第一输出端电连接；

所述第四电阻的一端与所述第二输入端电连接，另一端与所述第一输出端电连接；

所述第五电阻的一端与所述第二输入端电连接，所述第五电阻的另一端与所述第四三极管的集电极电连接。

10.如权利要求9所述的带隙基准电路，其特征在于，所述第三电阻的阻值与所述第四电阻的阻值相等。